基于LTE标准的Turbo码编译码性能研究【摘要】在对LTE标准下Turbo码编译码结构及原理深入分析的基础上，对QPP交织器的交织算法及距离属性进行了详细推导，根据QPP最大无冲突交织的特点，提出一种新型并行译码方案，通过周期性插入归零比特的方式，消除了边界度量的模糊性。
结合线性拟合Log-MAP译码算法，建立系统模型，对影响纠错性能的各项因素进行了仿真，仿真结果表明：将所提并行译码方案与线性拟合Log-MAP译码算法相结合应用于LTE协议中，在保证译码性能的同时，能有效减小译码时延，既能满足低信噪比的要求，也利于硬件实现。
【关键词】Turbo码；LTE；并行译码；QPP交织器；线性拟合Log-MAP The Research of Turbo Coding and Decoding Performance based on LTEZHAODan-fengLＩＵXing-yeZHUTie-linXUERui(College of Information and Communications Engineering, Harbin Engineering UniversityHeilongjiangHaErbing150001)【Abstract】Based on the in-depth analysis of the structure and principle of Turbo Codes in LTE, the interleaving algorithm and distance property of QPP interleaver is derived detailedly. According to the property of maximum contention-free interleaving for QPP interleaver, a new parallel decoding scheme is proposed. The illegibility of initial boundary is eliminated by way of inserting tail bits periodically. The system model is established combining linear fitting Log-MAP decoding algorithm. Various factors that affect the error correction performance are simulated. Simulation results show that: combination of the proposed parallel decoding scheme and linear fitting Log-MAP decoding algorithm in LTE can reduce the decoding delay while ensuring the decoding performance. The scheme not only satisfies the requirements of the low signal to noise ratio, but also is propitious to hardware implementation.【Key words】Turbo Codes; LTE; Parallel Decoding; QPP interleaver; Linear Fitting Log-MAP0.引言2004年底，3GPP决定采用B3G或4G的技术来使用3G频段，以便占有宽带无线接入市场，由此启动了对UMTS技术的长期演进计划LTE (Long Term Evolution)[1]。
LTE通过改进无线接口以及无线网络的架构，以期达到提高数据速率、增大系统容量、减小处理时延、降低运营成本的目的[2]。
LTE作为现有3G移动通信技术在4G应用前的最终版本，已经具有部分“4G”特征，受到运营商的普遍关注和认可。
设备制造商因此纷纷加大在LTE领域的投入，从而有力地推动LTE的商业运营步伐。
Turbo码[3]以其接近香农极限的优异纠错性能，被选为LTE标准的信道编码方案之一[4]。
LTE下行峰值速率100Mbps，上行峰值速率50Mbps的性能指标，也对传统Turbo码编译码方案在实时性和可靠性方面提出了更高的要求。
为了提高数据吞吐率的同时，不影响译码性能，提出一种基于尾比特插入的改进型并行译码方案，并采用线性拟合Log-MAP译码算法[5]，以增加有限复杂度为代价，换取了较大的性能提升。
论文在详细介绍了LTE标准下Turbo码编译码结构的基础上，对QPP交织原理进行了深入探讨，随后结合所提并行译码方案建立仿真模型，并对仿真结果做了详尽的分析。
1.LTE标准下Turbo编译码结构LTE标准中，信道编码主要采用两种方案：Tail Biting（咬尾）卷积码和Turbo 编码[4]。
其中Turbo码码率为1/3，由两个生成多项式系数为（13，15）的递归系统卷积码（RSC）和一个QPP（二次置换多项式）伪随机交织器组成，未经删余并且采用双归零方式，其编码结构框图如图1所示。
图1 LTE标准下Turbo码编码器结构框图Turbo码译码结构图如图2所示[6]，主要由解复接、子译码器1、交织器、子译码器2和解交织器组成。
图2 LTE标准下Turbo码译码器结构框图Turbo码的译码过程是一个循环迭代过程。
子译码器1与子译码器2通过交织与解交织不断更新外信息，使校验位的软信息得到充分利用，输出似然比一步步得到修正并趋于收敛，满足一定条件后进行辅助硬判决。
2.QPP交织器LTE标准下Turbo码编译码器的显著特征是采用了QPP交织器。
QPP交织器是确定型交织器的一种，其采用二次多项式进行交织运算，操作简便，实现复杂度较低。
同时较好地解决了多个译码器并行调用交织器的访问冲突问题，并能够有效改善码字的汉明距离和码重分布。
假设输入交织器的比特序列为d,d,L,d，其中K为信息序列帧长，交织器输出序列d′，d′，L,d′。
则有：d′i=d,i=0,1,L,K-1 (1)交织地址由如下公式计算得到：Π(i)=(fi+fi)mod K(2)参数f和f取决于交织长度K[4]。
衡量交织性能时最普遍采用的指标是扩展因子D(Π）[7]：D(Π）=minδ(d,d)|d,d∈Π(3)式中：Π为交织图样，δ(d,d)由下式得到：δ(d,d)=x-y+Π(x)-Π(y)(4)式中：K为序列交织深度，0≤x,y≤K-1，且x≠y，x-y =(x-y)mod K。
Turbo码的最小距离至多以对数增长，而扩展因子D控制着有效自由距离，表1给出了不同交织方式不同帧长时的值。
表1 不同交织方式的扩展因子值由表1看出，QPP交织器的扩展因子值明显高于其它交织方式，具有最好的交织特性。
对不同交织方式下Turbo码性能进行仿真，得到误比特率曲线如图3所示。
图3 不同交织方式误比特率性能比较图3中，信息帧长为512，译码采用线性拟合Log-MAP算法，迭代6次，BPSK调制方式。
可以看出，采用QPP交织器的编译码方案译码性能最优，CDMA2000性能最差，仿真结果与前面理论分析相一致。
3.基于尾比特插入的并行译码方案QPP交织器是一种最大无冲突交织器[8]，这为Turbo码的并行译码提供了条件。
针对LTE峰值速率较高的指标要求，并行译码是减小译码延时的有效手段。
传统Turbo码并行译码方法都是对子块边界的度量条件进行初始化估计，或以上一次迭代得到的边界度量值为各子块的初始化度量值，或利用串行滑窗来获得比较可靠的初始化度量值[9]。
以上方式在增加系统复杂度的同时，依然存在因初始化边界条件模糊而带来的性能损失，因此本文提出一种周期性插入归零尾比特的编码方案，将编码器定期回归到确知的零状态。
在译码端根据此归零尾比特划分子块并确定各并行子译码块的初始化值，迭代并行译码。
收发两端根据通信协议确定并行译码的子块数目M以及子块长度LB ，Turbo码编码器每经过LB个信息长度，对子编码器进行归零处理，保证编码器回到确知的零状态，将归零尾比特作为伪信息送入信道进行传输。
译码器在接收到一帧数据以后，将其分成长度为L+Tail的M个子块(Tail为编码寄存器个数)，由此得到改进后的Turbo编译码结构框图如图4所示。
(a) 周期归零Turbo码编码结构框图(b) 周期归零Turbo码并行译码结构框图图4 改进的Turbo码编译码器结构图由于归零比特的作用，每个子块的初始和结束状态都是零状态，因此各子块边界度量值与整帧译码的边界度量值一致，即图4(b)中各分块译码器的边界度量值为：A(0)=1，A(s≠0)=0，B(0)=1，B(s≠0)=0 。
子译码器依据初始化度量进行前向状态度量和后向状态度量的计算，分块并行译码，其迭代一次时序图如图5所示。
图5 尾比特插入分块并行迭代一次译码时序图由于译码器各子块边界度量初始值均为已知值，所以不需要进行预处理，可以得到子译码器迭代一次所需时间为：T_total=2*(L+Tail)*T=(2*L*T)/M+2*Tail*T (5)一般情况下L?Tail，则分块并行译码算法的处理时延是整帧译码时延的1/M。
同时由于得到的是确定的边界度量值，因此理论上其译码性能与整帧串行译码性能相当。
4.仿真结果及分析4.1不同译码结构将所提并行译码方案应用于LTE协议中，建立仿真模型，设置参数如下：信息帧长1024，子块长度128，译码采用线性拟合Log-MAP算法，译码迭代6次，BPSK调制方式，得到不同并行译码方法的误比特率曲线如图6所示。
图6 不同译码结构误比特率仿真曲线图6中，将尾比特插入并行译码方案与传统的并行译码方案及整帧译码性能进行对比，可以看出，文中所提并行译码结构的误比特率性能要好于整帧译码结构，主要是因为所插入的极少数个尾比特本身也是一种监督位，起到校验作用，改善译码性能；而两种传统并行译码结构由于子块边界度量存在模糊度，性能略次于整帧译码结构，与理论分析结果一致。
4.2不同译码算法MAP类译码算法中，MAP译码算法涉及到大量的乘法运算和指数运算，一般只用于理论分析；将MAP译码计算转化到对数域上的Log-MAP算法虽然计算量大幅度减小，但是依然存在非线性的校正函数f(z)；Max-Log-MAP译码算法，由于舍去了校正函数f(z)，硬件实现复杂度有很大改进，但也带来了较大的译码性能损失。
