当前位置：文档之家 › 微机原理与接口技术 第7章

微机原理与接口技术 第7章

  • 格式：pptx
  • 大小：5.09 MB
  • 文档页数：76

下载文档原格式

  / 76

合集下载

2020智慧树知到《微机原理与接口技术》章节测试【完整答案】

2020智慧树知到《微机原理与接口技术》章节测试【完整答案】

2020智慧树知到《微机原理与接口技术》章节测试【完整答案】2020智慧树知到《微机原理与接口技术》章节测试答案第1章单元测试1、1. 第一代和第二代计算机的基本器件分别是( )和( )。

答案：晶体管、电子管2、2.计算机编程经历了( )语言、汇编语言、高级语言、面向对象语言等发展过程。

答案：机器语言3、3.第一台计算机的名称是( )。

答案：ENIAC4、4.汉字在计算机表示采用的编码是( )。

答案：内部码5、5 . ASCII 码中 0 的二进制是( )。

答案：0110000第2章单元测试1、1. BIU 的指令队列可以存放( )个字节的指令代码。

答案：62、2 .在 8086CPU 运行过程中，当取指令时， CPU 选择( )为段寄存器。

答案：CS3、3.不可屏蔽中断请求是通过CPU芯片的( )管脚引入。

答案：NMI4、4 .现行数据段位于存储器 B0000H ～ BFFFFH 字节单元，则段寄存器 DS 的内容及该段长度(字节数)分别为：( )答案：B000H，0FFFFH5、5.8086CPU有( )根地址线和( )根数据线。

答案：20,16第3章单元测试1、1. 寻址方式中速度最快的是( )寻址。

答案：立即寻址2、2.设(AX)=ABDFH，则在执行指令“AND AX,0001H”后，AX中的内容为：( )答案：0001H3、3.若寄存器AX，BX，CX，DX的内容分别为11，12，13，14时，依次执行PUSH AX，PUSH BX，POP CX，POP DX，PUSH CX，PUSH DX，POP AX，POP BX后，则寄存器AX和BX的内容分别为：( ) 答案：11，124、4 .串指令中必须用哪个寄存器作为计数寄存器：( )答案：CX5、5 .哪个段寄存器不能做目的操作数：( )答案：CS第4章单元测试1、1. 逻辑移位指令中，移动次数超过1次则用( )寄存器作为计数器。

答案：CL2、2 .换码指令 XLAT 是复合指令，在执行指令前要将表的偏移地址和被转换码分别送入寄存器( )和( )。

微机原理及接口第七章习题解答

微机原理及接口第七章习题解答

“微机系统原理与接口技术”第七章习题解答(部分)1. 8086系统采用向量式中断，试简述8086系统中中断类型码、中断向量、中断向量表的含义及其之间的关系。

答：中断类型码：用于区分不同的中断源，即系统中每个中断源都应该对应一个唯一的类型 码。

8086系统中的中断类型码以 8位无符号数(00H 〜0FFH )表示，一共可以区分 256个不同的中断源。

中断向量：中断服务程序(ISR )的入口地址，也就是 ISR 的第一条指令在存储器中的 位置。

8086系统中的中断向量由两个字(4个字节)组成，低位字表示入口的偏移地址，高 位字表示入口的段基址。

显然，每个中断类型码对应一个中断向量，则8086系统中共应有256个中断向量。

中断向量表：中断向量的存放地。

8086系统将最低的 1KB (00000H 〜003FFH ) RAM 空间用于存放这256个中断向量。

三者之间的关系是：利用中断类型码 n 可以很容易地从中断向量表中找到该中断源所对应的中断向量，即：中断向量存放的起始地址 m = nX 4,从中断向量表的 m 地址单元开始连续取出的四个字节就是 n 号中断的ISR 入口地址。

8086CPU 正是用这种方法完成中断索引的。

系统将广义中断分为异常和狭义中断两大类。

(5)对。

4. 8086系统的RAM 存储单元中，从 0000H:002CH 开始依次存放 23H 、0FFH 、00H 和 0F0H 4个字节的中断向量，该向量对应的中断类型码是多少？而中断类型码为 14H 的中断向量应存放在哪些存储单元中？答：中断向量0F000:0FF23存放在0002CH 双字单元中，说明其对应的中断类型码N =2CH - 4= 0BH 。

14H 号中断向量的起始存放地址为4X 14H = 00050H ，即该中断向量的偏移量部分存放2.判断下列说法是否正确，如有错，指出错误原因并改正:(1) (2) (3) (4) (5) 答：(1)优先级别高的中断总是先响应、先处理。

微机原理与接口技术复习5--7章及答案

微机原理与接口技术复习5--7章及答案

判断题1．EPROM是指可擦除可编程随机读写存储器。

2．在查询方式下输入输出时，在I/O接口中设有状态寄存器，通过它来确定I/O设备是否准备好。

输入时，准备好表示已满；输出时，准备好表示已空。

3．无条件式的I/O是按先读状态口，再读数据口的顺序传送数据的。

4．I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。

5．查询式输入输出是按先读状态端口，后读/写数据端口的顺序传送数据的。

6．连接CPU和外设的接口电路中必须要有状态端口。

7．总线是专门用于完成数据传送的一组信号线。

8．I/O接口的基本功能之一是完成数据的缓冲。

9．要实现微机与慢速外设间的数据传送，只能利用查询方式完成。

1) Y 2 ) Y3) Y4) Y 5) Y6) X 7) X 8)Y9) X1．单片8259A最多可接8个中断源。

2.在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。

3.同一片8259的8个中断源的中断向量在中断向量表中可以不连续存放。

(不要求）4.利用8259A对外中断进行管理时，只能管理8个中断源。

5.在中断接口电路中，由中断请求寄存器来保存外设的中断请求信号。

6.8259A送给CPU的中断请求信号是通过INT发出的。

1Y 2X 3X 4X 5Y 6Y填空题1、在微机系统中，端口编址方式一般有___________和___________两种方式。

2、微机系统与外设间的信息交换方式有————、————、————和————.3.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片（）片。

4．为保证动态RAM中的内容不消失，需要进行( ) 操作。

5．构成64K*8的存储系统，需8K*1的芯片( )片。

1、统一编址，独立编址2、无条件，查询，中断，DMA3、324、定时刷新5、646、8086和8088的地址总线有（）根，能寻址（）MB的存储器空间。

7.8086CPU从偶地址中按字节读时，存储器数据进入数据总线的( ) ；从奇地址按字节读时，进入数据总线的( )。

微机原理与接口技术第七章课后答案

微机原理与接口技术第七章课后答案

微机原理与接口技术第七章课后答案1、 Keil uVision 5集成开发环境中，钩选“creat Hex File”复选框后，默认状态下的机器代码文件名与（）相同。

[单选题] *A、项目名(正确答案)B、文件名C、项目文件夹名D、主函数名2、 Keil uVision 5集成开发环境中，编译生成的机器代码文件的后缀名为（） [单选题] *A、.mifB、.asmC、 .hex(正确答案)D、 .uvproj3、累加器与扩展RAM进行数据传送，采用的助记符是（） [单选题] *A、MOVB、 MOVCC、MOVX(正确答案)D、 XCH4、对于高128字节，访问时采用的寻址方式是（） [单选题] *A、直接寻址B、寄存器间接寻址(正确答案)C、变址寻址D、立即数5、对于特殊功能寄存器，访问时采用的寻址方式是（） [单选题] *A、直接寻址(正确答案)B、寄存器间接寻址C、变址寻址D、立即数6、对于程序存储器，访问时采用的寻址方式是（） [单选题] *A、直接寻址B、寄存器间接寻址C、变址寻址(正确答案)D、立即数7、定义变量x为8位无符号数，并将其分配的程序存储空间，赋值100，正确的是（） [单选题] *A、unsigned char code x=100;(正确答案)B、 unsigned char data x=100;C、 unsigned char xdata x=100;D、 unsigned char bdata x=100;8、当执行P1=P1&0xfe;程序时相当于对P1.0进行（）操作，不影响其他位。

[单选题] *A、置1B、清零(正确答案)C、取反D、不变9、当执行P2=P2|0x01;程序时相当于对P2.0进行（）操作，不影响其他位 [单选题] *A、置1(正确答案)B、清零C、取反D、不变10、当执行P3=P3^0x01;程序时相当于对P3.0进行（）操作，不影响其他位 [单选题] *A、置1B、清零C、取反(正确答案)D、不变11、当(TMOD)=0x01时，定时/计数器T1工作于方式（）状态 [单选题] *A、0，定时(正确答案)B、 0，计数C、 1，定时D、 1，计数12、当(TMOD)=0x00时，T0X12为1时，定时时/计数器T0计数脉冲是（） [单选题] *A、系统时钟;(正确答案)B、系统时钟的12分频信号;C、P3.4引脚输入信号;D、 P3.5引脚输入信号13、当(IT0)=1时，外部中断0触发的方式是（） [单选题] *A、高电平触发;B、低电平触发;C、下降沿触发(正确答案)D、上升沿/下降沿触皆触发14、 IAP15W4K58S4单片机串行接口1在工作方式1状态下工作时，一个字符帧的位数是（） [单选题] *A、8B、 9C、 10(正确答案)D、1115、当(SM1)=1，(SM0)=0时，IAP15W4K58S4单片机的串行接口工作方式为（）[单选题] *A、工作方式0B、工作方式1(正确答案)C、工作方式2D、工作方式316、 IAP15W4K58S4单片机的A/D转换模块中转换电路的类型是（） [单选题] *A、逐次比较型(正确答案)B、并行比较型C、双积分型D、Σ-Δ型17 IAP15W4K58S4单片机的A/D转换的8个通道是在（）口 [单选题] *A、P0B、 P1(正确答案)C、 P2D、P318、IAP15W4K58S4单片机的PWM计数器是一个（）位的计数器。

8071第七章输入输出接口技术第一节内容2009.01.20(第三稿)

8071第七章输入输出接口技术第一节内容2009.01.20(第三稿)

2.I/O端口独立编址

优点：

I/O端口的地址空间独立 控制和地址译码电路相对简单 专门的I/O指令使程序清晰易读 I/O指令没有存储器指令丰富

缺点：

80x86采用I/O端口独立编址
2013年8月1日星期四 中北大学《微机原理及接口技术》 37
Байду номын сангаас
2.I/O端口独立编址
特点：

00000H 内存 地址
12
7.1.3 I/O接口的主要功能



对输入输出数据进行缓冲和锁存 输出接口有锁存环节，输入接口有缓冲环节 实际的电路常用： 输出锁存缓冲环节，输入锁存缓冲环节 对信号的形式和数据的格式进行变换 微机直接处理：数字量、开关量、脉冲量 对I/O端口进行寻址 与CPU和I/O设备进行联络
中北大学《微机原理及接口技术》 24
2013年8月1日星期四
外设接口
输入接口 输出接口 并行接口 串行接口
数字接口
模拟接口
2013年8月1日星期四
中北大学《微机原理及接口技术》
25
输入输出接口的特点
输入接口：

要求对数据具有控制能力（常用三态门实现）
输出接口：

要求对数据具有锁存能力（常用锁存器实现）
中北大学《微机原理及接口技术》
6
7.1.2 I/O接口概述
为什么需要I/O接口（电路）？

多种外设
微机的外部设备多种多样

工作原理、驱动方式、信息格式、以及工作 速度方面彼此差别很大
它们不能与CPU直接相连 必须经过中间电路再与系统相连 这部分电路被称为I/O接口电路

《微机原理与接口技术》教案

《微机原理与接口技术》教案

《微机原理与接口技术》教案第一章：微机系统概述1.1 教学目标1. 了解微机系统的概念和发展历程。

2. 掌握微机系统的组成和各部分功能。

3. 理解微机系统的工作原理。

1.2 教学内容1. 微机系统的概念和发展历程。

2. 微机系统的组成：微处理器、存储器、输入输出接口等。

3. 微机系统的工作原理：指令执行过程、数据传输等。

1.3 教学方法1. 采用讲授法，讲解微机系统的概念和发展历程。

2. 采用案例分析法，分析微机系统的组成和各部分功能。

3. 采用实验演示法，展示微机系统的工作原理。

1.4 教学评价1. 课堂问答：了解学生对微机系统概念的掌握情况。

2. 课后作业：巩固学生对微机系统组成的理解。

3. 实验报告：评估学生对微机系统工作原理的掌握程度。

第二章：微处理器2.1 教学目标1. 了解微处理器的概念和结构。

2. 掌握微处理器的性能指标。

3. 理解微处理器的工作原理。

2.2 教学内容1. 微处理器的概念和结构：CPU、寄存器、运算器等。

2. 微处理器的性能指标：主频、缓存、指令集等。

3. 微处理器的工作原理：指令执行过程、数据运算等。

2.3 教学方法1. 采用讲授法，讲解微处理器的概念和结构。

2. 采用案例分析法，分析微处理器的性能指标。

3. 采用实验演示法，展示微处理器的工作原理。

2.4 教学评价1. 课堂问答：了解学生对微处理器概念的掌握情况。

2. 课后作业：巩固学生对微处理器性能指标的理解。

3. 实验报告：评估学生对微处理器工作原理的掌握程度。

第三章：存储器3.1 教学目标1. 了解存储器的概念和分类。

2. 掌握存储器的性能指标。

3. 理解存储器的工作原理。

3.2 教学内容1. 存储器的概念和分类：随机存储器、只读存储器等。

2. 存储器的性能指标：容量、速度、功耗等。

3. 存储器的工作原理：数据读写过程、存储器组织结构等。

3.3 教学方法1. 采用讲授法，讲解存储器的概念和分类。

2. 采用案例分析法，分析存储器的性能指标。

微机原理与接口技术课件 7.中断向量表(已看)


8259A的工作过程

8259A对中断请求的处理过程如下：

当某IRi有效时，IRR相应位置1 若有效的IRi未被屏蔽，则向CPU发出中断请求INT 检测到第1个INTA信号后，置ISRi=1，IRRi=0 检测到第2个INTA信号后，把ISRi=1中最高优先级 的中断类型码 n 放到DB上
19
可编程中断控制器8259A

PIC，Programmable Interrupt



可对8个中断源实现优先级控制 (单个管8个) 可扩展至对64个中断源实现优 先级控制(9个管64个) 可编程设置不同工作方式(多套 管理方案) 根据中断源向x86提供不同中断 类型码n(来访者1人1号) 引脚分配及功能见右图
的中断；

内部中断：由处理器电路或中断指令产生的中断，
如除0中断，int指令等。
4
8086的中断向量表




存放各类中断的中断服务程序的入口地址CS:IP（段 CS和偏移IP）——中断向量 表的地址位于内存的00000H～003FFH，大小为 1KB，共256个中断向量(中断向量表) 每个中断向量占用4 Bytes，低字为段内偏移IP，高 字为段基址CS 根据中断类型号n获得中断服务程序入口的方法: 中 断向量在IVT中的存放地址＝4×n (中断向量地址)
中断指令 INT n
（n=0~255）
软件 硬件
外部/硬件中断请求
2
NMI
非屏蔽中断请求
可 屏 蔽
中 断 请 求
11
DB
3 中断逻辑
n 中断控 制器 8259A PIC
0
1
单步中断
内部排队 中断开关

微机原理与接口技术_第7章8253

15
§7-1 8253的工作原理 ——8253的内部结构和引脚信号
然后，开始递减计数。即每输入一个时钟脉冲，计数
器的值减1，当计数器的值减为0时，便从OUT引脚输出 一个信号。输出信号的波形主要由工作方式决定，同 时还受到从外部加到GATE引脚上的门控信号控制，它 决定是否允许计数。 当用8253作外部事件计数器时，在CLK脚上所加的计 数脉冲是由外部事件产生的，这些脉冲的间隔可以是 不相等的。 如果要用它作定时器，则CLK引脚上应输入精确的时 钟脉冲。这时，8253所能实现的定时时间，决定于计 数脉冲的频率和计数器的初值，即 定时时间＝时钟脉冲周期tc×预臵的计数初值n
16
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 ③引脚 8253的3个计数器都各有3个引脚，它们是：
CLK0~CLK2：计数器0~2的输入时钟脉冲从这里输
入。频率不能大于2MHz。
OUT0~OUT2：计数器0~2的输出端。
GATE0~GATE2：计数器0~2的门控脉冲输入端。
4
第七章 可编程计数器/定时器8253及其应用 ——概述 2. 不可编程的硬件定时 555芯片是一种常用的不可编程器件，加上外接电阻和电 容就能构成定时电路。这种定时电路结构简单，价格 便宜，通过改变电阻或电容值，可以在一定的定时范 围内改变定时时间。但这种电路在硬件已连接好的情 况下，定时时间和范围就不能由程序来控制和改变， 而且定时精度也不高。 3. 可编程的硬件定时 ①可编程定时器/计数器电路利用硬件电路和中断 方法控制定时，定时时间和范围完全由软件来确 定和改变，并由微处理器的时钟信号提供时间基 准，这种时钟信号由晶体振荡器产生，故计时精
12
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 8253输入信号组合的功能表

微机原理与接口技术

发送控制信号线
RTS：请求发送，输出、高电平有效。当终端要发送 数据时，使该信号有效（高电平），向MODEM或外 设请求发送。
CTS：允许发送，输入、高电平有效。是对请求发送 信号RTS的响应信号。当MODEM或外设已准备好接 收终端传来的数据，使CTS信号有效，通知终端开始 沿发送数据线TXD发送数据。
GND RESET DRV
+5V IRQ2
-5V DRQ2
-12V CARD SLCTD
+12V GND MEMW MEMR IOW
IOR DACK3
DRQ3 DACK1
DRQ1 DACK0 CLOCK
IRQ7 IRQ6 IRQ5 IRQ4 +IRQ3 -DACK2
T/C ALE
-5V OSC GND
7.2.2 RS-232总线
目前最常用的一种串行通信接口标准
电气特性
逻辑电平定义为负逻辑 1:低于-3V 0:高于3V
机械特性
RS-232C常用25线或9线D型插件作为数据终端设 备（DTE）与数据通信设备（DCE）之间通信电缆 的连接器。
名称
次信道发送数据 发送时钟
次信道接收数据 接收时钟 未用
8位ISA
GND RESET DRV
+5V IRQ2
-5V DRQ2
-12V CARD SLCTD
+12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 +IRQ3 -DACK2
T/C ALE -5V OSC GND
外总线的种类也很多，常用的有三种

复习 微机原理与接口技术 彭虎


第七章 可编程接口芯片
可编程并行输入／输出接口芯片8255A
什么是芯片编程或初始化 8255工作方式，重点掌握方式0 打印机接口
可编程定时／计数器接口芯片8253
8253有几种工作方式 重点掌握方式3

第八章 串行输入/输出接口
什么是波特率？ 异步串行通信的数据格式
第九章 中断
复习 微机原理与接口技术 彭虎
第五章 存储器接口
存储器分类
RAM与ROM
存储器结构
容量与地址线之间的关系
存储器接口
控制线与指令之间的关系 8086体系存储器容量 接口电路设计
第六章 微型计算机的输入/输出
输入/输出方式
CPU与外设数据传送的方式
8086CPU的输入/输出
8086CPU寻址I/O空间大小 IN指令和out指令
中断定义 中断申请、屏蔽、允许触发器的功能 8086的外部中断INTR和NMI 8086CPU响应INTR的条件 8086CPU响应INTR中断后是如何找到中
断源的
谢谢
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ESEG ENDS CSEG SEGMENT
ASSUME ES:ESEG, CS:CSEG START: MOV AX, ESEG
MOV DS, AX MOV ES, AX MOV DI, OFFSET BUFFER MOV CX, 100 CLD DATA_IN: IN AL, 44H TEST AL, 02H JZ DATA_IN
中断数据传送方式是指在CPU执行程序的过程中， 当外设要求与CPU进行数据传送时，通过I/O端口向 CPU发出中断请求，使得CPU暂停当前正在执行的程 序，及时响应接口的中断请求，转去执行中断服务 程序。待输入输出操作执行完毕后，CPU再返回继续 执行原来被中断的程序。
在中断数据传送方式下，CPU在没有收到外设请 求时，可以去处理其他事情，避免了CPU把时间耗费 在等待、查询上，CPU与外设实现了并行工作，这样 就大大提高了CPU的效率。但是，每次执行中断时， 都需要花费时间保护现场。在这种方式下，CPU可以 同时管理多个外设，使CPU进行多任务处理。
查询式数据传送方式的输入接口电路
当输入设备准备好要输 入的数据时，首先将数据送 入锁存器中，并同时对D触发 器触发，使READY为1，通过 数据缓冲器后接到CPU的数据 总线上。
7.1 CPU与外设数据传递方式概览
查询式数据传送方式的输出接口电路
当输出设备将数据输出 后，会发出一个 信号，使 BUSY为0，表示可以执行输 出指令。
在查询式数据传送方式 下，CPU在传送数据过程中， 要不断查询外设，并花费很 多时间来等待外设准备就绪， 大大降低了CPU的工作效率。
7.1 CPU与外设数据传递方式概览
例7-1
假设接口的数据输入端口地址为40H，数据输出端口地址为42H，状态端口地址为44H。
（1）假定状态寄存器中第1位为输入状态标志，为1时表示输入缓冲器中已经有1个字节准备
CSEG ENDS END START
;数据准备好,可以从数据输入端口读入数据 ;将数据存入缓冲区,数据位宽为7位
;读入状态信息 ;检测标志位寄存器第0位是否为1 ;标志位为1,则设备忙,继续读入状态信息 ;设备空闲,从数据输出端口输出数据
7.1 CPU与外设数据传递方式概览
7.1.2 中断数据传送方式
由CPU运行程序错误或执行内部 程序调用产生的中断称为内部中 断或软件中断。例如，算术运算 发生溢出、执行软件中断指令等
情况都属于内部中断。
由外部设备通过硬件请求的方式 产生的中断称为外部中断或硬件 中断。例如，外设请求输入输出 数据、硬件时钟定时到、设备出 现故障等情况都属于外部中断。
外部中断又分为非屏蔽中断和可屏蔽中断。非屏蔽中断请求信号由CPU的NMI引脚输入。NMI为边沿触发， 信号一旦产生，CPU将立即响应非屏蔽中断请求。
;定义内存缓冲区
;设置循环次数 ;读入状态信息 ;检测标志位寄存器第1位是否为1 ;标志位为0,则数据未准备好,继续读入状态信息
7.1 CPU与外设数据传递方式概览
IN AL, 40H AND AL, 7FH STOSB LOOP DATA_IN MOV CX, 100
DATA_OUT: IN AL, 44H TEST AL, 01H JNZ DATA_OUT LODSB OUT 42H, AL LOOP DATA_OUT ……
为保证中断结束后CPU能返回被中断的程序继续执行，硬件会自动进行断点保护，即将标志寄存器、CS （被中断程序下一条指令的段地址）和IP（偏移地址）的内容压入堆栈，将标志寄存器IF和TF复位（关中 断）。
不同的中断源对应着不同的中断服务程序，CPU可以根据中断类型号自动计算出中断向量的偏移地址 （中断类型号×4），以便从中断向量表中取出相应的中断向量，转去执行相应的中断服务程序。每个中断向 量占据4个连续的内存单元，前两个单元存放中断服务程序的偏移地址，后两个单元存放中断服务程序的段地 址，由此确定中断服务程序在内存中的入口地址。
④ DMA控制器向外设 发 出 DMA 响 应 信 号 DACK。
⑤ DMA控制器开始控 制总线，向地址总线发 送将要传送数据的存储 器地址信号，并向系统 发出读写控制信号；数 据传送过程中，修改地 址寄存器中的内容，记 录传送字节数，为下一 字节的传送做准备。
微机原理与接口技术
第7章
微型计算机与外设间的数据传递
目录 CONTENTS
7.1
CPU与外设数据传递方式概览
7.2
中断控制器8259A
7.3
DMA控制器8237A
3
引子
在微型计算机系统的工作过程中，大量数据要在CPU、存储器和输入输出设备接口之间进行传 送。为保证数据在CPU与外设之间正确、有效地传送，不同场合下需要采用不同的数据传递方 式。本章主要介绍微型计算机与外设间数据传递的基本方式，并在此基础上学习中断控制器 8259A和DMA控制器8237A这两个专用芯片的使用方法。
内容提要
掌握CPU与外设间数据传递的基本方式及其工作原理。 掌握中断控制器8259A的引脚、内部结构、工作过程和编程方式。 掌握DMA控制器8237A的引脚、内部结构和工作方式。
4
7.1 CPU与外设数据传递方式概览
直接存储器 存取方式
中断数据 传送方式
程序控制数据传 送方式
7.1 CPU与外设数据传递方式概览
评判中断优先级的方法分为软件判优和硬件判优两种。软件判优是指顺序查询多 个中断请求标志位的状态，查询的顺序决定了优先级别的高低，即先查询的中断请求 优先级别最高。硬件判优是采用硬件电路来实现的，可节省CPU时间，但成本较高。
一般情况 下，系统的内 部中断优先于 外部中断，非 屏蔽中断优先 于可屏蔽中断。
类型号从小到大的顺序排列组成一个列表，称为中断向
量表。在8086系统中，中断向量表存放在内存中最低地
址开始的1 KB地址范围内。
7.1 CPU与外设数据传递方式概览
2 中断处理过程
中断响应 中断判优
中断处理
中断返回
中断请求
7.1 CPU与外设数据传递方式概览
（1）中断请求
当外设要求与CPU进行数据传送时，首先要向CPU发出一个中断请求信号。发出中断请求的外设就是中 断源，8086 CPU的INTR和NMI引脚负责接收外部中断请求信号。
7.1 CPU与外设数据传递方式概览
可 屏 蔽 中 断 请 求 由 CPU 的 INTR 引 脚 输 入 。 当
INTR为高电平时，产生可屏蔽中断请求信号。这时，
CPU可以响应，也可以不响应，能否响应此中断请求
信 号 取 决 于 中 断 允 许 标 志 位 IF 的 状 态 。 IF 为 1 时 ，
CPU能响应可屏蔽中断请求，称为开中断；否则，
CPU不能响应此中断请求，称为关中断。IF的值可以
通过指令STI和CLI进行设置。
8086 CPU最多可以处理256个中断源，对这些中断源
引起的中断统一编号为0～255，称为中断类型号（或中
断向量号）。每一个中断服务程序在内存中都有一个确
定的入口地址，称为中断向量。所有的中断向量按中断
7.1 CPU与外设数据传递方式概览
可屏蔽中断的中断类型号由外部中断控制逻辑提供，非可屏蔽中断的中断类型号是2， 内部中断的中断类型号由指令给出。
提示
（4）中断处理
CPU对中断请求做出响应后，开始执行中断服务程序。为使中断服务程序不破坏主程序中寄存器的内容， 首先应进行现场保护，即将中断服务程序中要使用到的寄存器的内容压入堆栈，再调用中断服务程序。
（5）中断返回
在中断处理完毕后，要恢复现场，即将前面保护起来的寄存器的内容从堆栈中弹出。最后执行中断返回 指令IRET，将原来程序中被保护的断点地址和标志寄存器的内容，从堆栈中弹出至CS，IP和标志寄存器中。 这样，CPU又回到被中断程序继续执行。
7.1 CPU与外设数据传递方式概览
7.1.3 直接存储器存取（DMA）方式
每个中断源都设置了一个中断请求触发器，当有中断请求时，该触发器被置位；直到CPU对其进行响应 后，该触发器被清除。
（2）中断判优
当若干个中断源同时发出中断请求信号时，由于CPU每次只能响应并处理一个中 断请求，故系统会自动对各中断源按照中断优先级进行排队，并对优先级别最高的中 断请求信号进行响应，处理完后再转去响应优先级较低的中断请求，这个过程被称为 中断判优。
DMA方式的工作原理
7.1 CPU与外设数据传递方式概览
①
• 外设向DMA控制器发出 DMA传送请求信号DRQ。
③
• CPU在完成当前总线周期 后，向DMA控制器发出总 线响应信号HLDA，将总 线使用权交给DMA控制器。
②
• DMA控制器接收到请求 信号后，向CPU发出总线 请求信号HOLD。
7.1 CPU与外设数据传递方式概览
无条件数据传送所需要的软件和硬件少， 且接口电路和程序简单，适用于CPU与外设的各 种动作时间固定且已知的情况。
7.1 CPU与外设数据传递方式概览
2 查询式数据传送
查询式数据传送是指CPU在进行数据传送之前，必须先查询一下 外设的状态，确认外设是否准备好。如果外设没有准备好，则继续查 询，直到外设准备好后，才进行数据传送。
好，可以进行输入；为0时表示输入缓冲器处于忙状态。
（2）假定状态寄存器中第0位为输出状态标志，为0时表示输出缓冲器为空，CPU可以向外
设输出数据。
编写程序，要求：实现从输入设备输入一串数据到内存缓冲区，再将内存缓冲区中数据送到
输出端口输出，串长度为100。
7.1 CPU与外设数据传递方式概览
ESEG SEGMENT BUFFER DB 100 DUP(?)
7.1 CPU与外设数据传递方式概览
无条件数据传送工作原理
当数据由输入设备向CPU传送时，指定的端 口地址经地址总线送至端口译码器， M/IO 和 RD 为低电平， RD 和译码器输出值相与后，输 入缓冲器被选通，要输入的数据经过数据总线 D7～D0到达CPU。当数据由CPU向输出设备传 送时，指定的端口地址经地址总线送至端口译 码器，M/IO 和 WR 为低电平， WR 和译码器输 出值相与后，输出锁存器被选通，CPU将要输出 的数据通过数据总线D7～D0送入输出锁存器， 再输出至输出设备。