高速缓冲存储器名词解释

CPU术语大全CPU大家都知道，是中央处理器，电脑的核心，那么，CPU 术语，大家了解吗? 小编在这里给大家介绍CPU术语的相关知识。

(1)cache：高速缓冲存储器一种特殊的存储器子系统，其中复制了频繁使用的数据，以利于CPU快速访问。

高速缓冲存储器存储了频繁访问的RAM位置的内容及这些数据项的存储地址。

当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。

如果存有该地址，则将数据返回处理器;如果没有保存该地址，则进行常规的存储器访问。

因为高速缓冲存储器总比主RAM存储器速度快，所以当RAM的访问速度低于微处理器的速度时，常使用高速缓冲存储器。

(2)clock：时钟计算机内部的一种电子电路，用来生成稳定的定时脉冲流，即用来同步每一次操作的数字信号。

计算机的时钟频率是决定计算机运行速度的主要因素之一，因此在计算机的其他部件允许的范围内，频率越高越好，也作systemclock。

(3)Complex Instruction Set Computing (CISC)：复杂指令集计算它是在微处理器设计中一种对复杂指令的实现方案，通过这种实现方案就可以在汇编语言级别上调用这些指令。

这些复杂指令的功能相当强大，它们能灵活地计算诸如内存地址之类的元素。

(4)Direct Memory Access (DMA)：直接内存访问在外围设备和主存之间开辟直接的数据交换通路的技术。

CPU工作时，所有工作周期都用于执行CPU的程序。

当外围设备将要输入或输出的数据准备好后，挪用一个工作周期，供外围设备和主存直接交换数据。

这个周期之后，CPU又继续执行原来的程序。

这种方式是在输入输出子系统中增加了DMA控制器来代替原来CPU 的工作，而使成批传送的数据直接和主存交互，由DMA部件对数据块的数据逐个计数并确定主存地址。

(5)Central Processing Unit (CPU)：中央处理单元计算机的计算和控制单元。

3.7 高速缓冲存储器高速缓冲存储器的功能是提高CPU数据输入/输出的速率，突破所谓的存储器瓶颈问题，即CPU与存储系统间数据传送带宽限制。

高速缓冲存储器能以极高的速率进行数据的访问，但因其价格高昂，所以只在CPU和主存之间添加少量的Cache，利用程序的局部性原理来进行工作。

3.7.1 程序访问的局部性原理程序访问的局部性有两个方面的含义：时间局部性和空间局部性。

时间局部性是指最近的访问项（指令/数据）很可能在不久的将来再次被访问（往往会引起对最近使用区域的集中访问），而空间局部性是指一个进程访问的各项地址彼此很近。

换句话说，就是最近的、未来要用的指令和数据大多局限于正在用的指令和数据，或是存放在与这些指令和数据位置上邻近的单元中。

这样，就可以把目前常用或将要用到的信息预先放在存取速度最快的存储器中，从而使CPU的访问速度大大提高。

依据局部性原理，把主存储器中访问概率高的内容存放在Cache中，当CPU需要读取数据时，首先在Cache中查找是否有所需内容，如果有则直接从Cache中读取；若没有再从主存中读取该数据，然后同时送往Cache和CPU。

如果CPU需要访问的内容大多都能在Cache中找到（称为命中），则可以大大提高系统性能。

3.7.2 Cache的基本工作原理如图3-13所示给出了Cache的基本结构。

Cache和主存都被分成若干个大小相等的块，每块由若干字节组成。

由于Cache的容量远小于主存的容量，所以Cache的块数要远少于主存的块数，它保存的信息只是主存中最活跃的若干块的副本。

用主存地址的块号字段访问Cache标记，并将取出的标记和主存地址的标记字段相比较，若相等，说明访问Cac he有效，称Cache命中，若不相等，说明访问Cache无效，称Cache不命中或失效，而此时需要从主存中将该块取出至Cache中。

当CPU发出读请求时，如果Cache命中，就直接对Cac he进行读操作，与主存无关；如果Cache不命中，则仍需访问主存，并把该块信息一次从主存调入Cache内。

高速缓冲存储器高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。

一、基本概念在计算机存储系统的层次结构中，介于中央处理器和主存储器之间的高速小容量存储器。

它和主存储器一起构成一级的存储器。

高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。

某些机器甚至有二级三级缓存，每级缓存比前一级缓存速度慢且容量大。

而这时，一开始的高速小容量存储器就被人称为一级缓存。

二、组成结构高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度。

主要由三大部分组成：Cache存储体：存放由主存调入的指令与数据块。

地址转换部件：建立目录表以实现主存地址到缓存地址的转换。

替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。

三、作用介绍在计算机技术发展过程中，主存储器存取速度一直比中央处理器操作速度慢得多，使中央处理器的高速处理能力不能充分发挥，整个计算机系统的工作效率受到影响。

有很多方法可用来缓和中央处理器和主存储器之间速度不匹配的矛盾，如采用多个通用寄存器、多存储体交叉存取等，在存储层次上采用高速缓冲存储器也是常用的方法之一。

很多大、中型计算机以及新近的一些小型机、微型机也都采用高速缓冲存储器。

高速缓冲存储器的容量一般只有主存储器的几百分之一，但它的存取速度能与中央处理器相匹配。

根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。

因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。

于是，中央处理器就可以直接对高速缓冲存储器进行存取。

高速缓冲存储器Cache简介○王军评估计算机的主要性能指标之一是运行速度。

计算机的程序是在C PU中执行的,而平时程序和数据则存放在存储器中。

存储器分为外部存储器(如软盘、硬盘、磁带等)和内部存储器。

外部存储器容量大,速度慢,内部存储器容量小,速度快。

内存的使用在一定程度上解决了高速C PU和慢速存储设备之间速度上的矛盾。

但C PU和内存之间仍然存在速度上不匹配的矛盾。

为充分利用C PU的运行速度。

在C PU和内存之间又引入了高速缓冲存储器(C ac he)。

一、Cache的基本概念高速缓冲存储器Ca che是位于C PU和主存储器之间容量小而速度快的存储器,通常由SR AM(静态R A M)组成。

随着微电子技术和计算机技术的发展,CPU的工作频率越来越高,DR AM(动态R A M)可以用最低的价格和最小的体积提供更大的存储器空间,但是DR AM的速度难以满足C PU 的要求,因而访问系统存储器时都要插入等待周期,这对高速C PU来说是一种极大的浪费。

采用C ache技术是一种现实的解决问题的方法。

S R AM可以提供最高的总线性能。

由S R AM组成的C ac he即是把主存储器看作是高速存储器而设置的小容量局部存储器,这种高速存储器是面向C PU工作的存储器,存储C PU常用的数据和代码,Ca che的有效性是利用了程序对存储器的访问在时间和空间上具有局部区域性的特性,即对大多数程序来说,在某个时间片内会集中重复地访问某一个特定的区域。

C ac he通常由相联存储器实现。

相联存储器的每一个存储块都具有额外的存储信息,称为标签(T a g)。

当访问相联存储器时,将地址和每一个标签同时进行比较,从而对标签FRA M E E t h er n et—I IFRA M E E t h er n et—SNA PN e t W ar e DO S Requ es t erFI R ST N E TW O RK D RI V E=FN ET W A R E PR O TO CO L=N D S BI N D此时假设使用N E2000网卡,中断号为5,端口地址为300。