下载文档原格式
长春理工大学毕业设计摘要在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用, 随着可编程逻辑器件和EDA技术的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR 滤波器。
本论文对基于FPGA的FIR数字滤波器实现进行了研究，以FIR数字滤波器的基本理论为依据，并且采用查找表以及线性FIR波器的对称性特点使得硬件规模极大的减小。
为了验证仿真结果的正确性，文中应用了MATLAB和VHDL联合仿真方法对设计的电路进行仿真测试，结果达到设计指标。
并用MATLAB对仿真结果进行了分析，证明了所设计的FIR数字滤波器功能正确。
关键词: 有限脉冲响应现场可编程门阵列查找表窗函数仿真ABSTRACTIn the modern electrical system, the FIR digital filter is used for many practical applications for its good linear phase character, Along with the development of PLD device and EDA technology, more and more electrical engineers use FPGA to implement FlR filter, as it not only meet the real-time requirement, but also has some flexibility.In this paper, a method to implement the FIR filter using FPGA is proposed. According to the basic theory of FIR filters, the thesis reduces it with the use of multiple coefficient memory banks and the symmetry characteristic of linear FIR filter. In order to make the verification more available, the complex simulation with Matlab and VHDL is used to testify the design whether fulfills the requirement. And also the result of the simulation is analyzed with the use of MATLAB, and it proved that the function of the design is correct.KEYWORDS: FIR FPGA Windows Function Simulation目录第一章绪论 (1)1.1背景和选题依据 (1)1.2国内外研究现状和发展动态 (2)1.3论文研究的目的和主要内容 (2)第二章FIR滤波器的结构及设计 (4)2.1 FIR数字滤波器基础 (4)2.2 FIR数字滤波器的基本结构 (5)2.3 FIR数字滤波器的设计 (7)第三章FPGA在设计中的具体应用 (10)3.1硬件电路的设计方式 (10)3.2 FPGA简介 (11)第四章基于FPGA 设计FIR滤波器 (17)4.1指标的确定 (17)4.2 Matlab在设计中的应用 (17)4.3 16阶FIR滤波器的结构 (20)4.4 采用查找表方式的FIR滤波器 (23)第五章总结与展望 (30)5.1总结 (30)5.2发展 (30)参考文献 (31)致谢 (32)第一章绪论1.1背景和选题依据本课题的研究背景是针对数字信号处理实验室的需要而开展的工作。
基于FPGA的FIR数字滤波器设计与仿真杨峰【期刊名称】《四川文理学院学报》【年(卷),期】2016(26)5【摘要】In view of the application of the weak signal digital correlation detection system, designed FIR digital filter based on FPGA. Through analyze and compare the characteristics of different structure of FIR filter, and comprehensive considering the fac-tors such as processing speed and resource consumption, decided to adopt the optimized distributed algorithm to design digital filter. Finally, the functional simulation is carried out for the designed FIR low- pass digital filter. Simulation results showthat the FIR low- pass digital filter can effectively filter out noise outside of the passband, and it is satisfied with application requirement of the weak signal digital correlation detection system.%针对微弱信号数字相关检测系统的应用问题，设计了基于 FPGA的 FIR 数字滤波器。
通过对不同结构的 FIR滤波器的特性进行分析比较，结合运算处理速度和资源消耗等因素，确定采用优化的分布式算法来设计数字滤波器。
FIR滤波器的FPGA设计与实现摘要滤波器，就是对电路网络中某一特定频率的频点或这个除了这个频点以外的频率进行有效滤除，从而得到一个特定频率的电信号，当然也可以用以消除某一个特定频率后的电信号的这样一种器件。
而所谓的FIR滤波器，其中FIR为Finite Impulse Response 的缩写，即指有限脉冲响应滤波器（以下简称为FIR滤波器）。
FIR滤波器由于本身可以设计成任意的幅频特性的滤波器，且同时能够保证精确、严格的相位线性，这就保证了它能够拥有一个稳定的系统。
因此，FIR滤波器已经成为数字系统与数字信号处理中，以及在通信系统等领域最重要的一种滤波器。
关键词：滤波器、有限脉冲响应、可编程门列阵。
SummaryFilter, the frequency of the circuit is a network of a specific frequency or frequency other than the frequency effectively filtered out to obtain a specific frequency of the power signal or a power signal to eliminate the specific frequency after . The so-called FIR filter, wherein the FIR Finite Impulse Response Abbreviation - finite impulse response filter (hereinafter simply referred to as an FIR filter). FIR filter can be designed arbitrarily because of theiramplitude-frequency characteristics of the filter, and simultaneously to ensure accurate and strict linear phase, which ensures that it has a stable system. Therefore, FIR filter has become a digital system with digital signal processing, as well as in the field of communication systems, etc. The most important kind of filter.Key words：Filter, Finite Impulse Response,Field-Programmable Gate Array引言线性时不变系统（Linear Time-Invariant System, L.T.I）是信号与系统处理以及信号系统处理中中最常见的系统。
基于FPGA的FIR滤波器设计书1 概述我们学生通过这次的课设深入理解和消化了基本理论、进一步提高综合应用能力并且锻炼独立解决问题的能力，我们将《数字信号处理》、《集成电路原理与应用》和《FPGA 系统设计与应用》几门课程融合在一起综合应用设计一个实用的数字FIR 滤波器。
本报告中首先讲解了这次设计的具体内容，以及所要求的数字 FIR 滤波器的技术指标。
然后，数字滤波器的一些设计方法，并具体确定我这次设计所用的设计方案。
滤波器在matlab 中的设计方法应用。
通过matlab 得到所需滤波器的具体参数h（n），然后用这些所设计的参数，通过Quartus ii 工具编程具体实现滤波器功能。
这次滤波器实现过程中，用到以下小模块：延时器，加法器，乘法器，减法器。
2 课程设计要求及注意事项1．设计过程以小组为单位，各组设一个组长，负责组织和协调本小组的讨论、任务分工等；2．设计过程必须在本组内独立完成，不得跨组参考或抄袭，避免方案出现雷同；3．设计书一律采用专用报告纸，用统一封面装订；4．课程设计原则上在3 周内做完；5．最后一周周五进行优秀设计方案评选，在各组推选代表进行方案介绍的基础上，推选出2-3 个优秀设计方案。
6．学有余力的学生在完成必做设计内容的基础上，可对内容进一步展开设计，以提高综合应用能力，锻炼独立解决问题的能力。
3 课程设计内容3.1 课程设计题目及要求3.1.1 设计题目：基于 FPGA 的 FIR 滤波器设计3.1.2 设计要求利用所学知识，采用MATLAB 和FPGA 相结合完成FIR 滤波器的设计仿真。
采用直接法或分布式算法实现FIR 数字滤波器，了解两种算法的优缺点，选择其中一种算法，得出用它来实现FIR 滤波器的硬件结构，对其实现方式进行研究，分别采用合适的方法来设计，最后利用FPGA 器件实现FIR 数字滤波器的硬件电路，并用Matlab 对实现的结果进行仿真分析。
设计指标：1）类型：FIR 低通2）系统采样频率：Fs=10KHz；3）输入序列位宽为8 位的有符号数（最高位为符号位）；4）输出结果保留8 位5）窗口类型为 kaiser 窗，β=0.5； 6）滤波器长度为N=16；3.2 数字滤波器简介及结构3.2.1 简介 滤波器是用来进行频率选择或频率分辨操作的线性时不变系统的通称。
1 绪论本章主要论述该课题的研究意义，目前在世界上的发展情况，以及我在这篇论文中所用到的主要的设计方法与设计工作。
1.1 课题研究的意义许多工程领域都涉及到如何能在强背景的噪声信号和干扰信号中提取到真正的信号。
如：遥感和遥测系统，通信系统，雷达系统，航天系统等，这就要求有信号的滤波。
滤波器的带宽等性能，处理速度的要求随着现在对高速，宽带，实时信号处理的要求越来越高，也随之提高。
系统的稳定性和后续信号的处理受滤波器的性能好坏程度影响常大。
[1]1.2 国内外研究动态1.2.1 数字信号处理的发展动态一般可以用两类方法来实现FIR滤波器的设计。
一类通过软件来设计实现，使用常见的电脑语言如高层次的C / C + +跟MATLAB语言。
此方法用于教学或算法仿真。
但是采用软件的方法不能实现实时性。
目前可以通过以下几种方式在硬件中来实现，。
一种是使用可编程的主要数学单位是一个乘法累加器（MAC）的通用DSP 芯片编程。
实时数字信号能够实现高速的处理，是因为MAC在一台机器时钟周期就能完成乘法累加操作，同时在硬件上还辅助与不同的流水结构和哈佛架构。
然而，在应用时受到了限制，是由于硬件结构和流水结构是固定不变的。
一种是使用专用的ASIC数字信号处理芯片。
这种方法是芯片尺寸小，高性能，保密性好。
其缺点是一个单一功能的芯片，多是针对一定的功能而设计，灵活性不够。
另一种方法是使用可编程逻辑器件（FPGA / CPLD）。
FPGA所具有得可编程逻辑的灵活性突破了流水线结构和并行处理的局限性，可以很好的实现实时信号处理功能。
研发过程中它的可移植性更好，可以缩短开发周期。
[2~11]1.2.2 FIR数字滤波器的FPGA实现使用FPGA技术设计的FIR数字滤波器在目前通常采用的是乘法器结构和分布式算法结构。
乘法器结构，有乘累加结构与并行乘法器结构两种形式。
乘累加结构是最简单的一种，占用资源少，缺点是处理速度慢;并行乘法器结构比较复杂，但是如果能够加上流水结构，信号就能够实现高速的处理，但是它还是会受到处理速度和数量的限制。
基于FPGA 的FIR 滤波器设计一 、设计目的为了帮助学生深入理解和消化基本理论、进一步提高综合应用能力并且锻炼独立解决问题的能力，我们将《数字信号处理》、《集成电路原理与应用》和《《FPGA 系统设计与应用》几门课程融合在一起开设的FPGA 综合实验课程设计。
本次完成的是利用FPGA 来完成FIR 滤波器的设计、程序设计和实验调试任务。
二、设计要求（1）基本要求利用所学知识，采用VHDL 语言完成FIR 滤波器的设计仿真。
要求用VHDL 编程设计底层文件，顶层文件可任意（可用原理图方式或文本方式）；完成仿真文件（包括MATLAB 和QUARTUSII 两种仿真）并对其结果比较。
具体设计指标如下： （1）采样频率S F =80KHz ； （2）截止频率KHz F C 10=；（3）输入序列为10位（最高位为符号位）； （4）窗口类型为kaiser 窗，β=0.5 ； （5）滤波器长度为16 ； （6）输出结果保留10位。
（2）提高部分根据所学知识，设计出一个具有频率控制功能DDS ，要求输出频率分别为10KHz 和100KHz ，将输出的两路数字信号进行叠加，并通过所设计的FIR 滤波器进行滤波，将滤波输出的数字信号通过D/A 转换电路输出波形，并用示波器观察输出波形，并完成测试结果分析。
结构框图如图1-1所示。
图2-1 整体结构框图三、设计原理3.1 FIR 滤波器由线性系统理论可知，在某种适度条件下，输入到线性系统的一个冲击完全可以表征系统。
当我们处理有限的离散数据时，线形系统的响应（包括对冲击的响应）也是有限的。
若线性系统仅是一个空间滤波器，则通过简单地观察它对冲击的响应，我们就可以完全确定该滤波器。
通过这种方式确定的滤波器称为有限冲击响应（FIR)滤波器。
3.2 线性FIR 滤波器原理FIR 滤波器响应（简称FIR ）系统的单位脉冲响应()h n 为有限长序列，系统函数()H z 在有限z 平面上不存在极点，其运算结构中不存在反馈支路，即没有环路。
FIR低通滤波器设计报告1.设计内容本设计是基于FPGA的一个FIR低通滤波器设计，给定一段有高频干扰的信号，要求使用matlab设计出一个低通滤波器滤除其干扰频率，并取出10000到10160点进行时频分析。
然后使用verilog语言编写出滤波器，联合modelsim进行编译仿真，并将结果与matlab结果进行对比。
2.设计原理FIR滤波器响应（简称FIR）系统的单位脉冲响应()H z在h n为有限长序列，系统函数()有限z平面上不存在极点，其运算结构中不存在反馈支路，即没有环路。
如果()h n的长度为N，则它的系统函数和差分方程一般具有如下形式：根据差分方程直接画出FIR滤波器的结构，称为直接型结构。
如图所示：图 FIR滤波器直接结构FIR滤波器的特点：单位脉冲响应序列为有限个；可快速实现；可得到线性相位；滤波器阶数较高。
对线性时不变系统保持线性相位的条件是：单位脉冲响应为偶对称或奇对称。
即：为设计线性滤波器，应保证h(n)为对称的。
1）若N为偶数，其线性相位FIR滤波器的对称结构流图：图若N为偶数线性相位FIR滤波器的对称结构流图图中：“ +1 ”对应偶对称情况，“ -1 ”对应奇对称情况。
当n为奇数时，最后一个支路断开。
2）若N为奇数，其线性相位FIR滤波器的对称结构流图：图 N为奇数线性相位FIR滤波器的对称结构流图在本设计中，我们采用线性FIR低通滤波器，所采用的阶数N=8，所以是偶对称的，估采取图的结构，其中“±1“取“＋1”。
3.设计思路首先要用matlab对给定的信号进行时频分析来确定干扰信号的中心频率，然后再设计出相应的数字滤波器进行滤波，最后要在FPGA上实现FIR滤波器。
首先要确定滤波器的抽头系数。
其系数的确定，我们可以通过两种办法来实现：第一种就是通过matlab编写FIR滤波器程序，然后直接导出抽头系数“h （n）”，另外一种办法就是使用matlab自带的FDATOOL简便地设计一个FIR滤波器，然后导出系数。
基于FPGA的FIR数字滤波器设计与实现佚名【摘要】简要介绍了FIR数字滤波器的结构特点和基本原理，提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。
在Matlab/Simulink 环境下，采用DSP Builder模块搭建FIR模型，根据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。
通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中，从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图，结果符合预期。
%The structure feature and the basic principle of FIR digital filter is introduced briefly. The basic design process and implementation scheme of the FIR digital filter based on FPGA and DSP Builder is proposed in this paper. FIR model is structured with DSP Builder module in the Matlab/Simulink environment. The FIR digital filter is designed according to the FDA⁃Tool. The system level simulation and ModelSim function simulation were completed. The simulation results show that the filter has excellent effect. The model is converted to VHDL language through SingalCompiler and added to FPGA hardware design. The real⁃time waveform graph of the FIR digital filter was received by the virtual logic analysis tool SignalTapⅡ in QuartusⅡ. The results conform to the expected requirement.【期刊名称】《现代电子技术》【年(卷),期】2013(000)014【总页数】4页(P123-126)【关键词】FPGA;DSP Builder;FIR数字滤波器;ModelSim功能仿真【正文语种】中文【中图分类】TN911-34在信息信号处理过程中，数字滤波器是信号处理中使用最广泛的一种方法。
基于FPGA的FIR滤波器设计与仿真宋承文，魏选平，刘浩淼（第二炮兵工程学院，西安 710025）摘要：FIR数字滤波器以其良好的线性相位特性被广泛使用，属于数字信号处理的基本模块之一。
FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理。
为了提高实时数组信号处理的速度，利用FPGA芯片内部的ROM 实现一种查找表结构的FIR数字滤波器。
并用MATLAB对实验结果进行仿真和分析，证明了设计的可行性。
关键词：FIR滤波器，硬件描述语言，查找表，FPGADesign and Simulate of FIR digital filter based on FPGASong cheng-wen, Wei xuan-ping, Liu hao-miao(The Second Artillery Engineering College, XI’AN 710025)Abstract: The FIR digital filter is commonly used for digital signal processing because of the good linear phase character .It is a basic model of digital signal processing. FPGA (field programmable gate array) has flexible programmable logic which can realize high speed digital processing conveniently. In order to improve the real-time digital signal processing’s speed, using FPGA chip inside’s ROM construct a LUT (look-up-date), actualize FIR digital filter design. The result of the experiment is simulated and analyzed based on MATLAB. It proves the feasibility of this design.Key Words: FIR digital filter, VHDL, LUT, FPGA0引言数字滤波器是数字信号处理的重要组成部分，其作用是从接收信号中提取出需要的信息同时抑制干扰，由于FIR滤波器的冲激响应是有限长的，因而有可能做成具有严格线性相位的。
通常用以下两种方法来实现数字滤波器：一种方法是把滤波器所要完成的运算编成程序并让计算机执行，也就是采用计算机软件实现；另一种方法是设计专用的数字硬件、专用的数字信号处理器或采用通用的数字信号处理器来实现[1]。
常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。
在工程实践中，往往要求对信号处理要有高速性、实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。
随着电子信息技术的快速发展，很多信号处理器件开始用FPGA来取代传统的实现方法。
与传统的实现方法相比，FPGA的显著优点是它的并行处理特性，可以显著提高滤波器的数据吞吐率[2]。
随着可编程逻辑器件和EDA技术的发展，使用FPGA来实现数字信号处理，既具有实时性，又兼顾了一定的灵活性。
FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理，突破了并行处理、流水级数的限制，有效地利用了片上资源，加上反复的可编程能力，越来越受到国内外从事数字信号处理的研究者所的青睐[3]。
1.FIR滤波器的结构特点数字滤波器通常分为有限脉冲响应(finite impulse response, FIR)和无限脉冲响（infinite impulse response, IIR）两大类。
FIR滤波器由以下几个特点：(1)系统的单位冲击响应h(n)在有限个n值处不为零；(2)系统函数H(Z)在处|Z|>0收敛，在|Z|>0处只有零点，有限z平面只有零点，而全部极点都在Z=0处（因果系统）；(3)结构上主要是非递归结构，没有输出到输入的反馈，但有些结构（例如抽样频率结构）也包含有反馈的部分；设FIR 滤波器的单位冲击响应h(n)为一个N 点序列，01n N ≤≤-，则滤波器的系统函数为：10()()N n n H z h n z --==∑（1-1）就是说他有N-1阶极点在z=0处，有个N-1零点位于有限z 平面的任何位置。
FIR 滤波器有以下几种基本结构：一、横截型（卷积型、直接型）；二级联型；三、频率抽样型。
在这里，我们主要讨论直接型FIR 滤波器的实现。
(1)式的系统的差分方程表达式为：10()()()N m y n h m x n m -==-∑（1-2）很明显，这就是线性移不变系统的卷积和公式，也是x(n)的延时链的横向结构。
2.FPGA 概述及特点FPGA （Field Programmable Gate Array ）即现场可编程门阵列。
FPGA 是20世纪90年代发展起来的。
大部分FPGA 采用基于SRAM 的查找表（look up table, LUT ）结构，也有一些军品和宇航级FPGA 采用FLASH 或者反熔丝工艺的查找表结构以提高可靠性[4]。
它是在PAL 、GAL 、 EPLD 等可编程器件的基础上进一步发展的产物，具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。
FPGA 由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。
FPGA 器件的产生将半定制的门阵列电路的优点和可编程逻辑器件的用户可编程特性结合在一起[5]。
既解决了定制电路的不足，又克服了原有可编程逻辑器件门电路数量有限的缺点。
FPGA 采用了逻辑单元阵列LCA （Logic Cell Array ）这样一个新概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输入输出模块IOB(Input Output Block)和内部连线(Interconnect)三个部分[6]。
FPGA 的基本特点主要如下。
(1)采用FPGA 设计ASIC 电路，用户不需要投片生产，就能得到可用的芯片。
(2)FPGA 内部有丰富的触发器和I/O 引脚资源。
(3)FPGA 可做其他全定制或半定制ASIC 电路的中试样片。
(4)FPGA 是ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一。
(5)FPGA 采用高速CHMOS 工艺，功耗低，可以与CMOS 、TTL 电平兼容。
可以说，FPGA 芯片是小批量系统提高集成度、可靠性的最佳选择之一。
随着集成度密度的不断提高，FPGA 器件几乎可以实现所有的数字电路功能。
目前，器件集成度已经达到了数百万门数量级，工作频率可达300MHz 以上。
一般可在几个小时或几天内完成一个设计，并可随时修改。
这加速了产品设计开发的进程，免去了昂贵的ASIC （专用集成电路）器件半导体生产工艺费用及投资风险，因此，FPGA 技术已经成为电子工程师不可缺少的好帮手。
3.查找表结构的FIR 算法LUT （look-up-date ）本质上是一个RAM 。
目前FPGA 中多使用4输入的LUT,所以每一个LUT 可以看成一个具有4位地址线的16*1的RAM [7]。
]当用户通过原理图或HDL 语言描述了一个逻辑电路后，FPGA 开发软件会自动计算逻辑电路的所有结果，并把结果写到RAM 中，当输入一个信号进行运算就等于输入一个地址，找出对应的内容，然后输出。
由(2)式可见FIR 滤波器系统函数是一种卷积的运算形式。
如果用FPGA 直接实现则计算速度很慢且占用大量的LE （逻辑单元），达不到系统对实时性的要求，于是想到能否将上述卷积运算转化成加减运算。
分布式算法(distfibutcd arithmetic ，DA)早在1973年就已经被Croisier 提出来了，但是直到FPGA 出现以后，才广泛的被应用在FPGA 中计算乘积和[8]。
设FIR 滤波器的阶数为N 阶，输入数据x(n)的位宽为k ，则x(n)可表示为：10()2()k i i i x n x n -==∑ （2-1） ()i x n 为数据x(n)第i 位上的值。
将（2-1）式代入FIR 滤波器的差分方程（1-2）式可得：11110000()()2()2()()N k k N ii i i m i i m y n h m x n m h m x n m ----=====-=-∑∑∑∑ （2-2）也就是说：我们可以把每个输入数据的每一位的值分别与相应的FIR 系数相乘（因为x(n)为数字信号，每个输入数据的每一位的值都为0或1，所以与h(n)相乘的结果非0即为h(n) ）然后再相加，然后再把所有位的相加值错位相加，可得到卷积得结果从而实现了将卷积运算转换成加法运算。
这样我们就可以针对N 阶FIR 滤波器的系数预先建立一个2的N 次方的一个存储表，将系数和存放在对应的存储单元中。
进行卷积运算时把输入数据的每一位组合成地址码，通过地址查找到相应的系数和，然后把所有位数的系数和移位相加即可完成卷积运算。
通过查表的方式可以大大减少求和的次数，提高运算速度。
4．设计思路及步骤4.1 FPGA 系统设计的方法用FPGA 实现数字系统设计一般可分成以下几个步骤：设计输入、功能仿真、编译综合生成网表文件、设计实现、时序仿真、下载到芯片进行硬件验证[9]。
在每一步检查到的错误或缺陷都可以返回到上一层进行修改。
随着数字系统规模的不断增大，其复杂度也随之增大。
层次化设计将系统逐层分为较小的规模可控制的模块，是控制数字系统设计复杂度的一种有效方法。
层次化设计中有两个重要的核心思想，即模块化和原件重用。
模块化是指将系统划分为几个子模块，而这些子模块又分别划分为更小的模块，直至不可再分。
每个模块都可以看成是上一层模块的一个元件。
原件重用是指同一个原件可以被不同的实体调用，或者被同一个实体多次调用。
这样不但大大减轻了设计者的工作量，而且使程序结构更加优化，具有更好的可读性。
4.2 设计实例的参数选取及生成MATLAB 的信号处理工具箱中包括许多可用于设计FIR 数字滤波器的M 文件。
根据要设计的滤波器的参数、通带截止频率、阻带截止频率、采样频率、通带或阻带波纹要求等参数，可以利用MATLAB 中的数字信号处理工具箱生成滤波器的系数[10]。
在设计中，采用16阶FIR ，输入数据宽12位，滤波器系数以及由这些系数演算出的ROM 的初始化数据文件*.mif 文件可以通过MATLAB 计算生成。
