数字逻辑分解性试验设计陈述课程名称数字逻辑试验标题名称电子拔河游戏机班级 20120615学号 2012061518学生姓名孙晓行同组班级 20120615同组学号2012061517同组姓名孙静指点教师武俊鹏.孟昭林.刘书勇.赵国冬2014年 06 月摘要电子拔河游戏机是一种能容纳甲乙两边参赛或甲乙两边加裁判的三人游戏电路.由一排LED发光二极管暗示拔河的“电子绳”.游戏两边各失去一个比赛时运用的单脉冲按钮,介入者按动一次按钮就产生一个脉冲,谁按的频率快产生的脉冲就多,由发光的LED灯的阁下偏移模仿拔河进程,LED灯的偏移偏向和位移由比赛两边所给出的脉冲数及时决议,该功效须要用计数电路经由过程加减计数来实现.当移动到某方的最后一个LED灯时,则该方获胜,持续比赛多局以定胜负.此次设计的电路,重要分为四部分:掌握电路部分;计数电路部分;电子绳电路部分;计分器电路部分.个中掌握电路部分重要由2个JK触发器和一个锁存器构成;计数电路重要由2个74LS192构成;电子绳电路由3个74LS138译码器,17个74LS04和17盏灯构成;计分器电路由两个74LS161计数器构成.症结词:“拔河”;开关;脉冲;LED灯;阁下偏移;计分电路目录1 需求剖析- 3 -1.1 根本功效请求- 3 -1.2 创新拓展功效- 3 -1.3 设计道理- 4 -2 体系设计- 5 -2.1 体系逻辑构造设计- 5 -3 体系实现- 14 -3.1 体系实现进程- 14 -3.2 体系测试- 14 -3.3体系最终电路图- 15 -3.4体系团队分工- 15 -4 总结- 17 -5参考文献- 18 -1 需求剖析1.1 根本功效请求电子拔河游戏机是一种能容纳甲乙两边参赛或甲乙两边加裁判的三人游戏电路.由一排LED发光二极管暗示拔河的“电子绳”.由甲,乙二人经由过程扳动开关使发光的LED管向本身一方的终点移动,当亮点移到任何一方的终点时,则该方获胜,持续比赛多局以定胜负.起首由裁判进行分数清零,消除前次比赛比分.然后裁判经由过程搬动开关下达比赛开端敕令,甲.乙二人经由过程扳动开关使发光的LED管向本身一方的终点移动,并阻拦其向对方延长.假如当点亮的LED管到达某一方的终点,则该方获胜.并且此时能经由过程自锁功效锁定电路,使甲.乙对开关的操纵不输出脉冲旌旗灯号,不合错误比分及发光LED灯产生影响.只有当裁判经由过程闭合开关打开开关,再次发出“比赛开端”敕令时,才干开端下一局的比赛.某方终端LED灯发光即为获胜,记分电路会主动给该方加分一次,本游戏经由过程多次比赛肯定胜负.1.2 创新拓展功效拔河游戏是模仿现实拔河的进程,其和现实的拔河有所不合,可以斟酌经由过程倍频电路来实现单脉冲旌旗灯号的“加快”,经由过程“秘技”的情势来“保赢”,并且“加快”进程可控(可撤消).别的,还可对两边拔河队员的操控闲置时光进行掌握,超出一准时光,报警并使游戏锁定或者复位.因为未找到其他组一路合作,此两种拓展对我们较有难度.故只是增长了LED灯的个数,由9个增长到了17个.运用了四位二进制可加减计数器74LS193和译码器74LS138的级联,加大了试验设计与连线的难度.1.3 设计道理如图所示,为此次设计的基起源基本理图,拔河由甲乙两人掌握.经由过程数字逻辑试验箱上“0”“1”高下电平的输入来决议最后的胜负;经由过程旌旗灯号输入电路将甲乙两人的输入传到电路中;经由过程掌握电路掌握时钟旌旗灯号的输入.当输入有用输入旌旗灯号时,计数器开端工作,开端计数.当甲输入有用旌旗灯号时计数器加计数,当乙输入有用旌旗灯号时计数器减计数.译码器主如果将计数器的输出进行译码,实现每个输出端代表一个不合输入旌旗灯号.计分电路用于记载并显示甲.乙两边比赛得分成绩.2 体系设计2.1 体系逻辑构造设计1. 掌握电路设计:掌握电路重要由2个JK触发器和一个锁存器构成.因为四输入与非门74LS10D两个输入为1,另一输入衔接频率较高的时钟旌旗灯号,则初始状况经由过程JK触发器的R端复位,输出Q=0,则JK均为1,扳动A,JK触发器“翻转”,输出Q=1,则JK=0,触发器“保持”而因为时钟旌旗灯号产生器的频率远高于甲乙按开关的频率,经由过程JK触发器R端的复位,会连忙消失Q=0,则实现了拨动开关可以一向产生脉冲.当最左端或最右端的LED灯亮时,四输入与非门有一0输入,则输出为1,当JK都为0时,触发器“保持”扳动开关A或B对输出无影响,一局游戏停止.2. 计数电路设计:计数电路重要由2个74LS192构成.74LS192是10进制计数器,而17个灯泡须要17个状况,故须要2个74LS192级联,分离为00001-00010-00011-00100-00101-00110-00111-01000-01001-10000-10001-10010-10011-10100-10101-10110-10111.开端时裁判封闭R,预置端LD为0,预置1001(9),则经由过程译码器输出,使最中央的9灯亮,打开R,当减计数端输入1,加计数端上升沿时计数器进行加计数,加计数端输入1,减计数端上升沿时计数器进行减计数.3.电子绳电路设计:电子绳电路由3个74LS138译码器,17个74LS04和17盏灯构成.灯位的1-9对应5位二进制数的1-9,灯位的10-17对应5位二进制数的16-23,译码器的输出端先经由过程一个非门,再与LED灯衔接.当进行加计数时,发光的LED灯向右方终点移动;进行减计数时,发光的LED灯向左方终点移动.4. 计分器电路设计:因为阁下对称,所以在此只展现右端:输入输出CR LD CTr CTp CP D0D1D2D3Q0Q1Q2Q30 ××××××××0 0 0 01 0 ××↑d0 d1 d2 d3 d0 d1 d2 d31 1 1 1 ↑××××计数1 1 0 ××××××保持1 1 ×0 ×××××保持注:Q CC=CTr·Q0·Q1·Q2·Q3计分器电路由两个74LS161计数器构成,左边的四位二进制计数器74LS161的CP端与第一个非门的输入端相连,右边的74LS161的CP端与最后一个非门的输入端相连.从功效表第三行知,当开关打开时,LD=CR=CTr=CTp=1时,则对计数脉冲CP实现同步十进制加计数;而从功效表的第四行又知, CTr和CTp为计数掌握端,当它们同时为1时,计数器履行正常同步计数功效;从功效表第一行知,当CR=0(输入低电平),则不管CP端状况若何,四个数据输出端QA.QB.QC.QD全体清零.则实现开关掌握比分清零的功效.2.2 体系物理构造设计A.所需器材数字逻辑试验箱一台芯片74LS112 一个芯片74LS00 一个芯片74LS138 三个芯片74LS04 四个芯片74LS10 一个芯片74LS192 两个芯片74LS161 两个B.芯片功效介绍在74112中集成了两个边沿JK触发器,1开首的标号端是第一个JK触发器的相干引脚,2开首的标号端是第二块JK触发器的相干引脚.74112是降低沿触发的边沿触发器,也就是CP的降低沿时刻的J,K决议触发器的输出状况的变更.74LS112功效表:2. 74LS1614位二进制同步计数器74LS161能同步并行预置数据,具有清零置数,计数和保持功效,具有进位输出端,可以串接计数器运用.74LS161的功效表:输入输出CR LD CTr CTp CP D0D1D2D3Q0Q1Q2Q30 ××××××××0 0 0 01 0 ××↑d0 d1 d2 d3 d0 d1 d2 d31 1 1 1 ↑××××计数1 1 0 ××××××保持1 1 ×0 ×××××保持注:Q CC= CTr·Q0·Q1·Q2·Q33. 74LS192双时钟方法的十进制可逆计数器74LS192的功效表:4. 74LS13874LS138功效表:5. 74LS1074ls10是经常运用的三3输入与非门电路3 体系实现3.1 体系实现进程起首裁判经由过程闭合计分器电路开关实现上一场比赛的清零操纵,打开开关.之后闭合R,预置1001(9),使最中央的LED灯发光,打开开关.预备工作完成.开端比赛,甲.乙经由过程扳动电平开关,输出脉冲旌旗灯号.个中甲使计数器进行加计数,发光LED灯向右移动;乙使计数器进行减计数,发光LED灯向左移动.当有一方LED灯移动到终端,即1灯或者17灯亮时,对应的计分屏得分加1.一局比赛停止,甲.乙再次扳动电平开关,则无现象.3.2 体系测试测试计划:为了可以或许精确的看出试验现象,将疏忽个中一方的比赛实力,具体进程如下:将两方比分置零经由过程R让中央的灯亮,即裁判宣告比赛开端只让一方拨动开关,另一方不介入比赛不雅察灯亮的情形以及比分情形测试数据:发明灯逐次向那方的最后一个灯移动,当一局比赛停止后,那方的分数加一.测试成果剖析:经由过程这个测试计划,可以显著的看出当一方的速度较快时电子绳电路中第9个灯便向那一方移动.3.3 体系最终电路图孙静:电路总体计划计划;材料收集;计数电路设计;电路衔接;电路检测;PPT制造与演示.孙晓行:掌握电路设计;计分器电路设计; multisim电路模仿;电路衔接;电路修改;电路演示与讲解.什物连线图:4 总结试验已接近尾声.在长达8节课程的数字逻辑试验课程上,我收成许多,常识上的,实践上的,这些都将成为我在数字电路上的垫脚石,引领我不竭向前.在此我想总结下试验的过程,以及从中得到的收成.开端在电路思绪上比较渺茫,不清晰若何实现具体拔河进程.尤其是在拔河游戏机的掌握电路设计上,根本毫无头绪.后来经由过程我们的评论辩论以及大量的查阅有关书本材料,知道了拔河游戏机的掌握电路的症结是旌旗灯号在传输路径上的延时,并且运用这个延时产生的上升沿来得到计数的旌旗灯号.别的在计数电路上,我们对芯片的选择比较头疼,假如运用四位二进制可加减计数器74LS193,就可以实现16进制加减计数,但我们选择的是做有17个LED灯的拔河游戏机电路,而四位二进制可加减计数器74LS193不克不及输出17个旌旗灯号.所以我们决议改用2片BCD同步可逆双时钟计数器74LS192级联.但是级联电路我们都不太清晰若何实现,只能经由过程收集查询初步懂得有关常识,并将其运用在计数电路.然后在译码器电路上,我们发明必须采取3片74LS138级联,才干实现17个灯电路的译码.而书本上只给出了两个74LS138级联(69页),所以又必须去懂得3个芯片的级联,这些都令我们很困扰.而在显示电路上,我们发明只需运用4位二进制同步计数器74LS161即可完成计数,这相比较较简略.除此之外,因为我进行的模仿电路测试,在软件的选择上也绕了许多弯路.我最开端选择的是EWB5.0.因为这个软件页面简练,图标简略易懂,并且之前电子技巧试验运用过,所以认为用的很有感到.然而,模仿电路其实不成功,只得从新设计,换用芯片.可EWB5.0芯片很不齐备,只得废弃软件.随后又选择过几个软件,都或多或少的消失运用上的问题.最后经由过程同窗推举,才踏破铁鞋无觅处,得来全不费功夫,下载了.恰是这个软件,有着超等齐备的芯片体系.固然英语版对我略有艰苦,但经由过程上彀查阅软件运用解释,试验中我已经可以或许闇练地运用MULTISIM软件,这让我认为很欣慰.此次试验课程不但让我增长了数字逻辑方面的常识,也极大地锤炼了我的着手才能.更让我深深的感触感染到了实践的魅力.经由过程着手设计电路,模仿电路,衔接电路,我收成的是成功的自负与快活,体验到的是团队合作的壮大与给力.在此,深深地感激队友孙静同窗和帮忙过我们的友爱的先生与同窗,感谢大家!6 参考文献[1] 蒋立平,数字逻辑电路与体系设计第2版,电子工业出版社 2013[2] 师亚莉, 陈东编,数字逻辑课程设计实训教程,人平易近邮电出版社 2013[3] 王晓华, 徐健,数字逻辑与数字电子技巧,清华大学出版社 2013[4]江国强,,北京邮电大学出版社 2013[5]武庆生, 詹瑾瑜, 唐明,,机械工业出版社 2013[6]王怀兴, 黄晓明,基本电子技巧试验教程,机械工业出版社2014[7] 江国强,现代数字逻辑电路,电子工业出版社 2002[8] 黄健文, 章鸣嬛,现代数字电路基本,机械工业出版社2010[9]张虹,新编数字电路与数字逻辑,电子工业出版社 2010。