下载文档原格式
实用ARM9嵌入式硬件开发平台设计摘要：文章采用Samsung公司S3C2440A微处理器设计了嵌入式系统硬件开发平台，给出了硬件结构设计思路，着重分析了以太网端口和IIS音频接口，简要的说明了USB接口，UART接口，含触摸屏的LCD接口电路的设计方法，并总结了嵌入式系统测试和调试的基本方法。
关键词：嵌入式系统；ARM；硬件设计；S3C2440A中图分类号：TM02 文献标识码：A随着计算机技术、微电子技术和网络技术的迅速发展，嵌入式系统在工农业等诸多领域得到了广泛的应用。
传统的8位单片机已经暴露了本身资源有限的缺点，越来越不能适应日渐复杂的应用需求，而随着32位处理器价格的不断下降，采用更高性能的32位处理器作为嵌入式系统的核心成为更加合理的选择。
ARM处理器是目前公认的业界领先的32位嵌入式RISC微处理器，已成为许多行业嵌入式解决方案的RISC标准。
开发一个集嵌入式控制、高速数据采集和网络通信于一体，并提供友好的人机操作界面的硬件平台和多种总线接口，对于提高智能嵌入式系统可靠性、组网灵活性很有意义。
据此本文主要以S3C2440A为例，完成了以太网接口，USB接口，UART接口，含触摸屏的LCD显示接口，IIS音频接口以及电源管理单元电路的嵌入式系统的硬件开发平台设计。
S3C2440A是Samsung公司设计的一款高性价比16/32位ARM9系列微处理器，内含一个由ARM公司设计的16/32位ARM920T RISC处理器核，采用五级流水线和哈佛体系结构，工作频率最高可达533MHz；同时还具备体积小、成本低、功耗低、资源众多等诸多特点。
内部集成的常用资源[2]主要有：外部存储控制器（SDRAM控制和片选逻辑）；（最大支持4K色STN和256K色TFT屏），提供1通道LCD专用DMA；4通道DMA并有外部请求引脚；3通道UART(IrDA1.0，64字节TxFIFO和64字节RxFIFO)；2通道SPI；1通道IIC-BUS接口（支持多主机）；1通道IIS-BUS音频编码解码器接口；AC’97解码器接口；兼容SD卡接口协议1.0版和MMC卡2.11版；2端口USB主机和1端口USB设备；4通道PWM定时器和1通道内部定时器，看门狗定时器；8通道10比特ADC和触摸屏接口；具有日历功能的RTC；相机接口（最大支持4096*4096像素）；130个通用I/O口和24通道外部中断源等资源[2]。
第28卷 第3期核电子学与探测技术V ol.28 N o.32008年 5月Nuclear Electr onics &Detection T echnolo gyM a y. 2008基于ARM9的智能 能谱仪器硬件平台的设计洪天祺,方 方(成都理工大学应用核技术与自动化工程学院,四川成都610059)摘要:在分析当前流行的嵌入式硬件平台的基础上,结合三星S3C2410A 处理器的高性能、低功耗,设计了智能 能谱仪器的硬件平台,并着重分析了硬件平台的存储器、L CD 、键盘控制器的电路设计,为智能 能谱仪器硬件平台提供了新的解决方案。
关键词:A RM 9,S3C2410A , 能谱仪中图分类号: T L81 文献标识码: A 文章编号: 0258 0934(2008)03 0650 04收稿日期:2006 07 08基金项目:四川省高新技术成果转化重点实施项目。
作者简介:洪天祺(1980.6-),男,汉族,四川省人,硕士研究生,研究方向:辐射防护传统的智能 能谱仪器硬件平台多选用单片机作为系统的控制核心,嵌入式 能谱仪器软件系统功能简洁,系统的软硬件集成化不高、开发周期长、限制了仪器的智能化发展。
ARM 9微处理器与之相比在满足便携式设备体积小、低功耗、低成本的需求下,还具有以下特点:采用5级整数流水线,指令执行效率高;提供1.1M IPS/M H z 的哈佛结构;支持32位ARM 指令集和16位Thumb 指令集;支持32位的高速AM BA 总线接口;全性能的MM U (M em eor y M anag em ent U nit 内存管理单元),支持Linux 、Window s CE 和Palm OS 等嵌入式操作系统。
将ARM9微处理器引入 能谱仪器的研制,更好地满足了智能 能谱仪器的便携性和智能化的需求。
因此本系统采用三星电子公司的S3C2410A 嵌入式处理器作为系统的控制核心。
基于ARM9的流媒体播放器的设计设计：基于ARM9的流媒体播放器介绍：基于ARM9的流媒体播放器是一种利用ARM9处理器的硬件设计，旨在实现高质量的流媒体播放功能的设备。
它能够无缝播放各种形式的流媒体内容，如音频和视频。
本设计计划采用硬件加速技术和优化的软件算法，以提供流畅的播放体验。
1. 硬件设计：ARM9处理器是该播放器的核心部件。
它具有较高的运算能力和低功耗特性，适合于流媒体播放应用。
并且，为确保系统的稳定性和流畅度，播放器还包括辅助芯片、储存器、解码器等其他重要组件。
- 辅助芯片：用于增强音频和视频的输入输出能力，如DAC 和ADC芯片，以及网络通信模块 (如Wi-Fi芯片)。
- 储存器：包括高速缓存储存器（Cache）和外部存储器，用于存放音视频文件、缓冲数据及程序指令等。
- 解码器：用于解析和解码流媒体文件，如音频解码器和视频解码器，通过解压缩数据并将其转换为可以播放的格式。
- 显示器和扬声器：用于展示播放内容的屏幕和输出音频的扬声器。
2. 软件设计：软件设计是基于ARM9处理器的流媒体播放器的重要组成部分。
- 操作系统：选择适合的实时操作系统 (RTOS)，以确保在处理复杂任务时的系统稳定性和实时性。
- 播放算法：采用优化的软件算法来实现高质量的音视频解码和播放，优化解码速度和图像质量，提高用户体验。
- 网络通信：通过网络通信模块与服务器进行交互，获取在线流媒体内容，如流媒体视频、音频、图片等，并进行实时解码和播放。
- 用户界面：设计友好的用户界面，包括点击、滑动等交互操作方式，以方便用户控制播放器的功能如播放、暂停、快进、调音量等。
3. 功能特点：这款基于ARM9的流媒体播放器具有以下功能特点：- 多样化的媒体支持：能够播放多种格式的媒体文件，如MP3、AAC、WAV、H.264等，满足用户不同的媒体需求。
- 高质量的音视频输出：优化的解码算法和硬件加速技术，确保高质量的音频和视频输出。
ARM9嵌入式系统设计基础教程第二版教学设计课程简介ARM9嵌入式系统是目前市面上使用最广泛的嵌入式系统之一。
本课程旨在让学生了解和掌握ARM9芯片的基础知识，以及如何通过编程实现ARM9嵌入式系统的设计。
内容主要包括：ARM架构、ARM体系结构、ARM9芯片的硬件结构、ARM嵌入式系统软件开发相关知识等。
教学目标1.掌握ARM架构和ARM体系结构的基本概念；2.了解ARM9芯片的硬件结构和应用；3.学习ARM嵌入式系统的软件开发相关知识；4.能够独立完成ARM9嵌入式系统的设计并进行调试。
教学内容第一章 ARM架构和ARM体系结构1.ARM架构简介–RISC/CISC架构–ARM指令集分类2.ARM体系结构–ARM的处理器状态–ARM处理器的寄存器–程序的执行机制第二章 ARM9芯片的硬件结构1.ARM9芯片的回顾–ARM7与ARM9的对比–ARM9的优缺点2.ARM9芯片的硬件特性–ARM9的接口–ARM9的外设–ARM9处理器内部的硬件结构第三章 ARM嵌入式系统软件开发1.嵌入式系统与编程语言–常用的嵌入式编程语言–嵌入式系统的构成与体系2.ARM嵌入式软件开发平台：U-Boot、Linux、Android–U-Boot引导程序–Linux操作系统–Android平台教学方法本课程采用以下教学方法：1.课堂讲授：介绍ARM9嵌入式系统设计的基础知识、概念和技术；2.实验操作：安排一定的实验操作时间，让学生亲自体验ARM9嵌入式系统设计基础教程第二版中所讲解的各种知识点和实验操作；3.课程论文：每个学生都需要选一个ARM嵌入式系统相关的论文进行阅读和分析，写出自己的感想和评价。
教学评估本课程的评估包括以下方面：1.平时成绩：学生在课堂讲授和实验操作中的表现；2.课程论文：学生针对所选论文进行的阅读和分析及写作表现；3.最终项目：学生独立完成一款ARM9嵌入式系统设计并进行调试；4.考试：对学生进行闭卷考试，测试学生对本课程的掌握程度。
基于FPGA和ARM9的片上网络系统硬件平台IC制造技术的发展推动着芯片向更高集成度方向前进，从而能够将整个系统设计到单个芯片中构成片上系统SoC（System on Chip）。
SoC采用全局同步型共享总线通信结构。
这类系统由于挂在总线上的设备在通信时对总线的独占性以及单一系统总线对同步时钟的要求，使得在片上IP核越来越多的芯片中，不可避免地存在通信效率低下、全局同步时钟开销大等问题。
片上网络NoC(Network on Chip)的提出有效地解决了上述问题。
该系统借鉴了计算机网络中分组交换的通信方法，可以根据应用灵活地采用多种网络拓扑结构互连片上IP核[1]。
各IP核间有多条链路可以进行并行通信，由FIFO跨接处于异步时钟域中的IP核，实现全局异部局部同步时钟系统。
具有可扩展性好、低互连功耗和低延迟等特点。
然而目前NoC还处于研究阶段，国内许多科研机构和院校围绕着网络拓扑结构、映射算法、路由算法、测试方法、路由节点的设计等展开研究[2]。
各种基础理论的验证通常依赖于软件建模和硬件仿真。
但针对NoC具体的应用系统少有报道。
本文阐述了一个小型NoC系统的硬件实现，对系统的硬件实现方案、通信接口及信号完整性等问题进行了细致地研究。
通过对完整系统的设计与实现，探索了NoC系统应用过程中的关键技术与难点，同时验证了NoC相关理论算法与结构、路由节点的设计和FPGA的多核技术等。
1 硬件平台的设计NoC应用的最终目标是将大型的多核系统设计到单芯片中，使得片内可以容纳大量处理器核、专用IP核、存储器、数据通信单元等。
然而这类庞大的系统在流片之前都需要合适的硬件平台来进行仿真、验证工作。
另外某些场合的NoC 系统更可能会直接选择使用FPGA作为其最终的硬件实现方案。
因此基于FPGA 的NoC应用系统设计具有实用性。
考虑到FPGA的资源限制与NoC系统特点，针对3×3 的2D Mesh结构设计了基于FPGA的NoC应用系统框架，如图1所示。
