时序逻辑电路典型例题分析

第六章时序逻辑电路典型例题分析
第一部分：例题剖析
触发器分析
例1 在教材图6.1所示的基本RS触发器电路中，若⎺R、⎺S 的波形如图P6.1（a）和（b），试分别画出对应的Q和⎺Q端的波形。

解：基本RS触发器，当⎺R、⎺S同时为0时，输出端Q、⎺Q均为1，当⎺R=0、⎺S=1时，输出端Q为0、⎺Q为1，当⎺R=⎺S=1时，输出保持原态不变，当⎺R=1、⎺S=0时，输出端Q为1、⎺Q为0，根据给定的输入波形，输出端对应波形分别见答图P6.1（a）和（b）。

需要注意的是，图（a）中，当⎺R、⎺S同时由0（见图中t1）变为1时，输出端的状态分析时不好确定（见图中t2），图中用虚线表示。

例2 在教材图6.2.3（a）所示的门控RS触发器电路中，若输入S 、R和E的波形如图P6.2（a）和（b），试分别画出对应的输出Q和⎺Q端的波形。

解：门控RS触发器，当E=1时，实现基本RS触发器功能，即：R=0（⎺R=1）、S=1（⎺S=0），
输出端Q为1、⎺Q为0；R=1（⎺R=0）、S=0（⎺S=1）输出端Q为0、⎺Q为1；当E=0时，输出保持原态不变。

输出端波形见答图P6.2。

例3在教材图6.2.5所示的D锁存器电路中，若输入D、E的波形如图P6.3（a）和（b）所示，试分别对应地画出输出Q和Q端的波形。

解：D锁存器，当E=1时，实现D锁存器功能，即：Q n+1=D，当E=0时，输出保持原态不变。

输出端波形见答图P6.3。

例4在图P6.4（a）所示的四个边沿触发器中，若已知CP、A、B的波形如图（b）所示，试对应画出其输出Q端的波形。

设触发器的初始状态均为0。

解：图中各电路为具有异步控制信号的边沿触发器。

图（a）为边沿D触发器，CP上升沿触发，Q1n+1= A，异步控制端S D接信号C（R D=0），当C=1时，触发器被异步置位，输出Q n+1=1 ；图（b）为边沿JK触发器，CP上升沿触发，Q2n+1= A⎺Q2n +⎺BQ2n，异步控制端⎺R D接信号C（⎺S D =1），当C=0时，触发器被异步复位，输出Q n+1=0；图（c）为边沿D触发器，CP下降沿触发，Q3n+1= A，异步控制端⎺S D接信号C（⎺R D =1），当C=0时，触发器被异步置位，输出Q n+1=1；图（d）为边沿JK触发器，CP下降沿触发，Q4n+1= A⎺Q4n +⎺BQ4n，异步控制端R D接信号C（S D =0），当C=1时，触发器被异步复位，输出Q n+1=0。

对应输出波形见答图P6.4所示。

例5边沿触发器电路如图P6.5（a）所示。

试根据图（b）中CP、A的波形，对应画出输出Q1和Q2的波形。

解：电路是带异步控制信号的触发器电路，当Q2=1时，Q1n+1=0。

Q1是边沿JK触发器，Q1n+1= ⎺Q1n，CP下降沿触发；Q2是边沿D触发器，Q2n+1= Q1 n，A信号的上升沿触发。

输出端波形见答图P6.5。

例6试分析图P6.6由边沿触发器组成的电路。

列出状态转换表、画出状态转换图，说明功能。

解：列出驱动方程：J1= K1=1，J2= K2=A⊕Q1n，
写出状态方程：Q1n+1= ⎺Q1n，Q2n+1 =A⊕Q1n⊕ Q2n，
写出输出方程：Y=⎺A Q2n Q1n+ A ⎺Q2n⎺Q1n
设初态，求次态，列出真值表：
当A=0时，四进制加法计数器；当A=1时，四进制减法计数器。

计数器分析及脉冲波形的产生与整形
例1．同步四位二进制加法计数器T4161功能表如图，分析以下电路为几进制计数器。

解：
T4161功能表1
例2．用74LS161同步四位二进制加法计数器构成的计数电路如图，试分析说明为几进制计数。

解：
例3．同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器，如何工作，画出状态转换图。

74LS161功能表
1
11
4.结果为N=7进制计数器。

例4．同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器，如何工作，画出状态转换图
解：1.由功能表和电路可知：当M =0时为加法计数，且LD 与CP 无关。

2.LD=Q3Q2Q1，
当计数器输出为 Q3Q2Q1Q0=1110（过渡态）时，LD=0，此时计数器的输出立即被置为Q3Q2Q1Q0=D3D2D1D0 =0010。

（异步置数）
当计数器输出为1.由功能表和电路可知：当M =1时为减法计数，且LD 与CP 无关。

2.LD=Q 2Q 0，Q 3Q 2Q 1Q 0=0101（过渡态）
时，LD=0，此时计数器的输出立即被置为Q 3Q 2Q 1Q 0=D 3D 2D 1D 0=1100。

（异步置数）3.有效状态循环图：
1100 1011 1010 1001
0101 0110 0111 1000
3.有效状态循环图：0010 0011 0100 0101 0110 0111 1000 1110 1101 1100 1011 1010 1001
4.结果为N=12进制计数器。

例5：同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器，如何工作，画出状态转换图。

解：
1.由功能表和电路可知：当M =0时为加法计数，且LD 与CP 无关。

4.结果为N=12进制计数器。

例6：由JK 边沿触发器构成的同步时序逻辑电路如图,试分析电路,写出驱动方程、状态方程、输出方程，画出状态表、状态方程及状态转换图，说明电路的逻辑功能。

当计数器输出为Q 3Q 2Q 1Q 0=1111（过渡态）
时，LD=0，此时计数器的输出立即被置为Q 3Q 2Q 1Q 0=D 3D 2D 1D 0=0011。

（异步置数）2 . LD=C ，
3.有效状态循环图：
0011 0100 0101 0110 0111 1000 1111 1110 1101 1100 1011 1010 1001 CP
驱动方程J1=Q3 J2=Q3Q1
J3=Q1
K1=Q3Q2 K2=Q3Q1 K3=Q2Q1
输出方程C=Q3Q2Q1
解：
例7
解：第一步写出时钟方程、驱动方程及状态方程：
第二步：状态转换图
结论：三位移位寄存器
例8 由555
的波形。

（10分）
1、画出U 0的波形。

2、估算脉宽Tw 的值。

状态方状态方程Q1n+1 = Q3n Q1n +Q3n Q2n Q1n =Q3n +Q2n Q1n Q2n+1 =Q3n Q1n Q2n +Q3n Q1n Q2n =Q2n
Q1n +Q3n Q1n Q3n+1 =Q1n Q3n +Q2n Q1n Q3n =Q1n +Q3n Q2
n 状态转
状态转换表状态转换图Q3Q1n+1
=Q3n
Q2n
Q1n
+Q3n
Q1n
；Q2n+1 =Q1n ；n+1 =Q2n
Q3n Q2n Q n
Ui
U0
t
解：555定时器的应用
Tw
例9 555根据原理图，在5G555定时器的外部引线排列图上画出连线图。

（5分）
t t t
R2
C
U0
GND TR OUT RD
Vcc D TH Co
第二部分：即学即练
1、触发器电路如图所示。

试根据给定输入波形对应画出输出Q的波形。

设触发器的初
始状态为0。

2、分析如图所示电路：
（1）写出Q A、Q B的输出方程。

（2）画出状态转换图。

3、某计数器的功能表和框图分别见下表和图。

输出Q3~Q0的位权依次为23、22、21、20，D3~D0是预置端。

试用置位法构成十进制计数器，要求电路按如下状态变化。

4、试分析下图所示电路，列出状态方程，画出状态转换图，说明功能。

5、下图所示电路是可变进制计数器，试分析当控制A分别为0 和1 时为几进制计数器，写出状态转换图。

（74LS161为四位二进制加法计数器）
6、试分析如图所示电路，列出状态转换表，画出状态转换图，说明功能。

7、分析如图计数器电路，写出状态转换图，说明是多少进制计数器。

74LS160为十进制计数器。

8、试用十进制计数器74LS160实现六进制计数器，起始状态D3Q2D1D0= 0010，写出状态转换图及连线图。

74LS160的引脚图见图。

9、试用图6.27所示的二进制计数器74LS161实现十二进制计数器，起始状态D3D2D1D0 = 0010，画出状态转换图及连线图。

10、分析如图所示计数器电路，说明是多少进制计数器，如果要实现六进制计数器，D3D2D1D0 = 0001，该如何连线。

（74LS160为十进制计数器）。

11、试分析如图所示计数器在M = 0 和M = 1时分别为几进制计数器？并分别写出状态转换图。

（74LS160为十进制`计数器）
第六章时序逻辑电路自测题参考答案1、解
2解、
3.解
4、
5、（1）当A = 0时，
功能：十进制计数器
（2）当A = 1时，
功能：十二进制计数器
6、功能：六进制计数器
7、D3D2D1D0 =0011 功能：七进制计数器
8、
9、
10
11、M = 0时，为六进制计数器M = 1时，为八进制计数器
忽略此处..。