运算放大器设计
- 格式：doc
- 大小：560.50 KB
- 文档页数：14
1 摘 要
运算放大器（常简称为运放）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”，此名称一直延续至今。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，如今绝大部分的运放是以单片的形式存在。现今运放的种类繁多，广泛应用于几乎所有的行业当中。本课程设计采用0.5um
CMOS工艺，设计环境为Hspice，运放结构为两级运放形式。
关键词：运算放大器 Hspice 两级
一．设计要求
设计主要指标有开环增益（ Avd ）、增益带宽积（ GBW ）、上升速率（ SR ）、共模抑制比（ CMRR ）、输出摆幅（ VPP ）等。其具体数值列表如下：
指标 参数
1 开环增益（ Avd ） 5000
2 增益带宽积（ GBW ） 10MHz
3 上升速率（ SR 10V/us
4 共模抑制比（ CMRR ） 75dB
5 输出摆幅（ VPP ） 3V
表1 参数列表
二．设计方案
本运算放大器的设计采用两级结构，前级为折叠共源共栅结构，后级采用有源负载结构，同时后级承担相位补偿的作用。电路大体可分为四个部分：启动电路、恒流源、前级差分放大、后级补偿放大。
1. 恒流源
恒流源采用如右图1所示结构，可知输出电压Iout为：
2 221NnK11RW/LCox2Iout 该电路电流输出与电源电压无关，是常用的电流镜参考电源。但该电路在上电时所有的晶体管均传输零电流，因为环路两边的分支允许零电流，则它们可以无限期的保持关断。存在这种现象，就需要增加一种电路使该电路上电时能驱使电路摆脱简并偏置点。所以我们需要设计一个启动电路使该电路正常工作。
图1 恒流源电路结构
2. 启动电路
启动电路如图2 所示，该启动电路
可保证恒流源在工作电压从2V到7V的范围内正常启动，而本身功耗极小，仅在电路启动瞬间有电流通过。
3. 两级运放
前级为折叠共源共栅结构，后级采用有源负载结构，其具体参数和结构参见电路网表。 图2 启动电路结构
三．仿真及结果
因为本设计环境为HSPICE，本人对HSPICE的使用并不很熟练，针对每个参数仿真时，网表中输入电压源的参数和点命令都进行了修改，本人将在分析各参数时将修改的命令在每个小标题下列写出来。
1. 开环增益（ Avd ）、增益带宽积（ GBW ）
Vin0 IN0 GND dc 0 ac 1 SIN(2.5 10U 100) 同向输入
Vin1 IN1 GND dc 2.5v 反向输入
.ac dec 5 10 1G AC扫描
.print ac vdb(OUT) 打印输出
3 仿真结果如图3所示：
图3 开环增益（ Avd ）、增益带宽积（ GBW ）仿真结果
由图3可知，A点增益为74.5dB，即开环增益（ Avd ）为5308.8倍。B点增益为0dB，对应频率为13.8MHz，所以增益带宽积（ GBW ）为13.8MHz。
2. 上升速率（ SR ）
Vin0 IN0 GND PULSE(0 5 0 10N 10N 0.1M 0.2M) 同向输入
Vin1 IN1 GND dc 2.5v 反向输入
图4上升速率（ SR ）仿真结果
4 由图4可知，A点输出电压为4.16V，B点电压为1.37V，A、B两点间时间差为0.25us，所以升速率（ SR ）=（4.16-1.37）/0.25 = 11.16V/us。
3. 共模抑制比（ CMRR ）
R3 IN0 N16 1K
R4 IN1 N16 1K
Vin2 N16 GND dc 0 ac 1 SIN(2.5 10U 100) 共模输入
.ac dec 5 10 10meg AC扫描
.print ac vdb(OUT) 打印输出
仿真结果如图5 所示：
图5 共模抑制比（ CMRR ）仿真结果
由图5可知，共模增益为-6.11dB，所以共模抑制比（ CMRR ）=开环增益
（ Avd ）-共模增益 = 74.5dB-（-6.11dB）= 81.61dB。
4. 输出摆幅（ VPP ）
Vin0 IN0 GND sin(2.5 2.5 25) 同向输入
Vin1 IN1 GND dc 2.5v 反向输入
仿真结果如图6所示：
5 图6 输出摆幅（ VPP ）仿真结果
从图6可知，A点输出电压为1.27V，B点电压为4.88V，所以输出摆幅（VPP）
= 4.88 - 1.27 = 3.51V。
5. 结果分析对比
经过精心设计和反复调试，两级运放设计指标得到了平衡，各项指标符合
设计要求，各指标对比如表2所示。
指标 设计要求 仿真结果 是否达标
1 开环增益（ Avd ） 5000 5308.8 达标
2 增益带宽积（ GBW ） 10MHz 13.8MHz 达标
3 上升速率（ SR 10V/us 11.16V/us 达标
4 共模抑制比（ CMRR ） 75dB 81.61dB 达标
5 输出摆幅（ VPP ） 3V 3.51 达标
表2 指标对比
6 电路网表
******lllll
.OPTIONS POST=2 LIST
*.lib 'f:\Hspice\model.txt' MOS
V1 VDD GND dc 5v ac 0
Vin0 IN0 GND dc 0 ac 1 SIN(2.5 10U 100)
Vin0 IN0 GND PULSE(0 5 0 10N 10N 0.1M 0.2M)
Vin0 IN0 GND sin(2.5 2.5 25)
Vin1 IN1 GND dc 2.5v
Vin2 N16 GND dc 0 ac 1 SIN(2.5 10U 100)
R1 VDD n0 136.77K
R2 n1 n2 60.1187K
R3 IN0 N16 1K
R4 IN1 N16 1K
MN1 n3 n4 GND GND NN W=4u L=2u M=1
MN2 n5 n6 n7 GND NN W=5u L=1u M=1
MN3 n6 n4 GND GND NN W=20u L=500n M=1
MN4 n4 n4 GND GND NN W=4u L=2u M=1
MN5 n5 n4 GND GND NN W=4u L=2u M=1
MN6 n7 n7 GND GND NN W=5u L=1u M=1
MN7 n9 n10 n11 GND NN W=10u L=2u M=1
MN8 n10 n10 n12 GND NN W=10u L=2u M=1
MN9 n1 n10 n13 GND NN W=10u L=2u M=1
MN10 OUT n12 GND GND NN W=60u L=2u M=1
MN11 n13 n12 GND GND NN W=15u L=2u M=1
MN12 n11 n12 GND GND NN W=15u L=2u M=1
MN13 n12 n12 GND GND NN W=10u L=2u M=1
MP1 n6 GND VDD VDD NP W=800n L=20u M=1
MP2 n4 n5 n0 n0 NP W=8u L=2u M=3
MP3 n5 n5 VDD VDD NP W=8u L=2u M=1
MP4 n11 IN1 n14 n14 NP W=10u L=800n M=1
MP5 n13 IN0 n14 n14 NP W=10u L=800n M=1
MP6 n3 n3 VDD VDD NP W=15u L=2u M=2
MP7 n14 n3 VDD VDD NP W=12u L=2u M=2
MP8 n9 n9 VDD VDD NP W=5u L=1u M=1
7 MP9 n1 n9 VDD VDD NP W=5u L=1u M=1
MP10 n10 n3 VDD VDD NP W=15u L=2u M=2
MP11 OUT n1 VDD VDD NP W=30u L=1u M=1
C1 n2 OUT 104.087pf
.tran 1u 2m
.OP
.ac dec 5 10 10meg
.ac dec 5 10 1G
.print ac vdb(OUT)
.probe v(out)
*
.model NN NMOS (
+Level= 49
*
* GENERAL PARAMETERS
