高密度等离子体化学气相淀积工艺简介
随着半导体技术的飞速发展，半导体器件特征尺寸的显著减小，相应地也对芯片制造工艺提出了更高的要求，其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充以提供充分有效的隔离保护，包括浅槽隔离（STI)，金属前绝缘层（PMD），金属层间绝缘层（IMD）等等。本文所介绍的高密度等离子体化学气相淀积（HDP CVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来，以其卓越的填孔能力，稳定的淀积质量，可靠的电学特性等诸多优点而迅速成为 0.25微米以下先进工艺的主流。图1所示即为在超大规模集成电路中HDP CVD工艺的典型应用。
HDP CVD的工艺原理
在HDP CVD工艺问世之前，大多数芯片厂普遍采用等离子体增强化学气相沉积(PE CVD)进行绝缘介质的填充。这种工艺对于大于0.8微米的间隙具有良好的填孔效果，然而对于小于0.8微米的间隙，用单步PE CVD工艺填充具有高的深宽比(定义为间隙的深度和宽度的比值)的间隙时会在其中部产生夹断(pinch-off)和空洞(图2)。
为了解决这一难题，淀积-刻蚀-淀积工艺被用以填充0.5微
米至0.8微米的间隙,也就是说，在初始淀积完成部分填孔尚未发生夹断时紧跟着进行刻蚀工艺以重新打开间隙入口，之后再次淀积以完成对整个间隙的填充（图3）。
显而易见，为了填充越小的间隙,越来越多的工艺循环需要被执行,在不断降低产量的同时也显著增加了芯片成本，而且由于本身工艺的局限性，即便采用循环工艺，PE CVD对于小于0.5微米的间隙还是无能为力.其他一些传统CVD工艺,如常压CVD(APCVD)和亚常压CVD(SACVD)虽然可以提供对小至0.25微米的间隙的无孔填充,但这些缺乏等离子体辅助淀积产生的膜会依赖下层表面而显示出不同的淀积特性，另外还有低密度和吸潮性等缺点，需要PE CVD增加上保护层和下保护层，或者进行后淀积处理(如退火回流等)。这些工序的加入同样提高了生产成本,增加了整个工艺流程的步骤和复杂性。
高密度等离子体化学气相淀积(HDP CVD)工艺
第六图书馆随着半导体技术的飞速发展,单个芯片上所能承载的晶体管数量以惊人的速度增长,与此同时,半导体制造商们出于节约成本的需要迫切地希望单个晶圆上能够容纳更多的芯片。这种趋势推动了半导体器件特征尺寸的显著减小,相应地也对芯片制造工艺提出了更高的要求,其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充,以提供充分有效的隔离保护,包括浅槽隔离(Shallow—Trench—Isolation),金属前绝缘层(Pre—Met—al—Dielectric),金属层间绝缘层(Inter—Metal—Dielec—tric)等等。本文所介绍的高密度等离子体化学气相淀积(HDPCVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来,以其卓越的填孔能力、稳定的淀积质量、可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。图1所示即为在超大规模集成电路中HDPCVD工艺的典型应用。随着半导体技术的飞速发展,单个芯片上所能承载的晶体管数量以惊人的速度增长,与此同时,半导体制造商们出于节约成本的需要迫切地希望单个晶圆上能够容纳更多的芯片。这种趋势推动了半导体器件特征尺寸的显著减小,相应地也对芯片制造工艺提出了更高的要求,其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充,以提供充分有效的隔离保护,包括浅槽隔离(Shallow—Trench—Isolation),金属前绝缘层(Pre—Met—al—Dielectric),金属层间绝缘层(Inter—Metal—Dielec—tric)等等。本文所介绍的高密度等离子体化学气相淀积(HDPCVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来,以其卓越的填孔能力、稳定的淀积质量、可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。图1所示即为在超大规模集成电路中HDPCVD工艺的典型应用。等离子体化学气相淀积 制造工艺 高密度 超大规模集成电路 Metal 半导体技术 晶体管数量 半导体器件中国集成电路无应用材料(中国)公司2007第六图书馆第六图书馆高密度尊离子体
高密度等离子体化学气相淀积工艺简介
随着半导体技术的飞速发展，半导体器件特征尺寸的显著减小，相应地也对芯 片制造工艺提出了更高的要求，其中一个具有挑战性的难题就是绝缘介质在各 个薄膜层之间均匀无孔的填充以提供充分有效的隔离保护，包括浅槽隔离
（STI），金属前绝缘层（PMD，金属层间绝缘层（IMD）等等。本文所介绍的 高密度等离子体化学气相淀积（HDP CVD工艺自20世纪90年代中期开始被先 进的芯片工厂采用以来，以其卓越的填孔能力，稳定的淀积质量，可靠的电学 特性等诸多优点而迅速成为 0.25微米以下先进工艺的主流。图1所示即为在
超大规模集成电路中HDP CVDL艺的典型应用。
PASSIVATION PECVD SIN
PETEOS
Hi D«p RW U$G HOP-USC CMP
Hi Dep RqU USG
Hi D呻 Rot* 吒G、
HDP-PSC^?S 4BCFC 刖一^ Th^nnoJ Ox-匚扌 CUP //
图1 HDP GVD工艺在趙大規摟集成电路中的典型应用
HDP CVD勺工艺原理
在HDP CVDE艺问世之前，大多数芯片厂普遍采用等离子体增强化学气相 沉积（PE CVD）进行绝缘介质的填充。这种工艺对于大于 0.8微米的间隙具有良
好的填孔效果，然而对于小于0.8微米的间隙，用单步PE CVDT艺填充具有高 的深宽比（定义为间隙的深度和宽度的比值）的间隙时会在其中部产生夹断 （pinch-off） 和空洞（图 2）。 / HDP USG
Z CMP f?]2PECVD工艺填孑l中产生的夹斯 和空洞
为了解决这一难题，淀积-刻蚀-淀积工艺被用以填充0.5微
米至0.8微米的间隙，也就是说，在初始淀积完成部分填孔尚未发生夹断时紧跟着进行刻蚀 工艺以重新打开间隙入口，之后再次淀积以完成对整个间隙的填充（图 3 ）。
显而易见，为了填充越小的间隙，越来越多的工艺循环需要被执行，在不断 降低产量的同时也显著增加了芯片成本，而且由于本身工艺的局限性，即便采 用循环工艺，PE CVD寸于小于0.5微米的间隙还是无能为力.其他一些传统CVD 工艺，如常压CVD（APCVD）亚常压CVD（SACVD虽然可以提供对小至0.25微米的 间隙的无孔填充，但这些缺乏等离子体辅助淀积产生的膜会依赖下层表面而显 示出不同的淀积特性，另外还有低密度和吸潮性等缺点，需要 PE CVD增加上保
化学气相沉积（CVD）技术梳理
1. 化学气相沉积CVD的来源及发展
化学气相沉积（Chemical Vapor Deposition）中的Vapor Deposition意为气相沉积，其意是指利用气相中发生的物理、化学过程，在固体表面形成沉积物的技术。按照机理其可以划分为三大类：物理气相沉积（Physical Vapor Deposition,简称PVD），化学气相沉积（Chemical Vapor Deposition,简称CVD）和等离子体气相沉积（Plasma
Chemical Vapor Deposition,简称PCVD）。[1]目前CVD的应用最为广泛，其技术发展及研究也最为成熟，其广泛应用于广泛用于提纯物质、制备各种单晶、多晶或玻璃态无机薄膜材料。
CVD和PVD之间的区别主要是，CVD沉积过程要发生化学反应，属于气相化学生长过程，其具体是指利用气态或者蒸汽态的物质在固体表面上发生化学反应继而生成固态沉积物的工艺过程。简而言之，即通过将多种气体原料导入到反应室内,使其相互间发生化学反应生成新材料，最后沉积到基片体表面的过程。CVD这一名称最早在Powell C F等人1966年所著名为《Vapor
Deposition》的书中被首次提到，之后Chemical Vapor Deposition才为人广泛接受。[2]
CVD技术的利用最早可以被追溯到古人类时期，岩洞壁或岩石上留下了由于取暖和烧烤等形成的黑色碳层。现代CVD技术萌芽于20世纪的50年代，当时其主要应用于制作刀具的涂层。20世纪60～70年代以来，随着半导体和集成电路技术的发展，CVD技术得到了长足的发展和进步。1968年Nishizawa课题组首次使用低压汞灯研究了光照射对固体表面上沉积P型单晶硅膜的影响，开启了光沉积的研究。[3] 1972年Nelson和Richardson用CO2激光聚焦束沉积碳膜，开始了激光化学气相沉积的研究。[4] 继Nelson之后，研究者们采用功率为几十瓦的激光器沉积SiC、Si3N4等非金属膜和Fe、Ni、W、Mo等金属膜和金属氧化膜，推动了激光化学气相沉积的发展。[5-7] 前苏联Deryagin和Fedoseev等在1970年引入原子氢开创了激活低压CVD金刚石薄膜生长技术，80年代在全世界形成了研究热潮。[8,9] 目前CVD技术在电子、机械等工业部门中发挥了巨大作用，特别对一些如氧化物、碳化物、金刚石和类金刚石等功能薄膜和超硬薄膜的沉积。尤其目前超纯硅原料-超纯多晶硅的生产只能通过CVD技术。
