器件集电极开路门与三态输出门的应用实验报告

驱动门 负载门 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) IOH(max) ≥ IIH IOL(max) ≥ IIL
图输出高电平VOH的下限值； VOL(max) --门电路输出低电平VOL的上限值； IOH(max)--门电路带拉电流负载的能力，或称放电流能力； IOL(max)—门电路带灌电流负载的能力，或称吸电流能力； VIH(min)--为能保证电路处于导通状态的最小输入(高)电平； VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。 IIH — 输入高电平时流入输入端的电流； IIL -- 输入低电平时流出输入端的电流。
图3_2_5 计算OC门外接电阻Rc的工作状态
m'(7)个输入端(a) 计算Rc最大值(b) 计算Rc最小值图3_2_5 计算OC门外接电阻Rc的 工作状态
其中 IcEO -- OC门输出三极管T5截止时的漏电流； Ec — 外接电源电压值； m -- TTL负载门个数； n — 输出短接的OC门个数； m’— 各负载门接到OC门输出端的输入端总和。 Rc值的大小会影响输出波形的边沿时间，在工作速度较高时，Rc的取值应接近
3完成第七项中的思考题1233281用三态门实现三路信号分时传送的总线结构
实验二 三态门和OC门的研究 一、实验目的
(1) 熟悉两种特殊的门电路：三态门和OC门； (2) 了解“总线”结构的工作原理。 二、实验原理
数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的逻
辑功能。普通TTL门电路的输出端是不允许直接连接的。图2_1示出了两个TTL门输出短 接的情况，为简单起见，图中只画出了两个与非门的推拉式输出级。设门A处于截止状态， 若不短接，输出应为高电平；设门B处于导通状态，若不短接，输出应为低电平。在把门 A和门B的输出端作如图3_2_1所示连接后，从电源Vcc经门A中导通的T4、D3和门B中导 通的 T5到地，有了一条通路，其不良后果为：图3_2_1 不正常情况：普通TTL门电路输 出端短接

实验二三态门，OC门的设计与仿真一、实验目的熟悉三态门、OC门的原理，用逻辑图和VHDL语言设计三态门、OC门，并仿真。

二、实验内容1．用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。

2．用逻辑图和VHDL语言设计一个OC门（集电极开路门）。

三、实验原理1．三态门，又名三态缓冲器（Tri-State Buffer）用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。

功能：三态逻辑输出三种不同的状态，其中两种状态常见的逻辑1和逻辑0，第三个状态高阻值，称为高阻态，用Hi-Z或者Z或z表示三态缓冲器比普通缓冲器多了一个使能输入EN，即连接到缓冲器符号底部的信号。

从真值表可以看出，如果是EN=1.则OUT等于IN，就像普通缓冲器一样。

但是当EN=0时，无论输入的值什么，输出结果为高阻态（Hi-Z）。

逻辑图真值表EN A OUT0 0 Hi-Z0 1 Hi-Z1 0 01 1 1波形图2．OC门，又名集电极开路门（opndrn）用途：集电极开路门（OC门）是一种用途广泛的门电路。

典型应用是可以实现线与的功能。

逻辑图真值表A B0 01 Hi-Z波形图四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。

采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。

实验步骤：1、编写源代码。

打开QuartusⅡ软件平台，点击File中得New建立一个文件。

编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。

VHDL 设计源代码如下：三态门：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY tri_s ISPORT (enable,datain:IN STD_LOGIC;dataout:OUT STD_LOGIC);END tri_s;ARCHITECTURE bhv OF tri_s ISBEGINPROCESS (enable,datain)BEGINIF enable='1' THEN dataout<=datain;ELSE dataout<='Z';END IF;END PROCESS;END bhv;OC门：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY oc ISPORT(datain:IN STD_LOGIC;dataout:OUT STD_LOGIC);END oc;ARCHITECTURE bhv OF oc ISBEGINPROCESS (datain)BEGINIF (datain='0') THEN dataout<='0';ELSE dataout<='Z';END IF;END PROCESS;END bhv;2、按照实验箱上FPGA的芯片名更改编程芯片的设置。

实验六 三态门和集电极开路（ 三态门和集电极开路（OC）门 ）
实验目的： 一、 实验目的： 1. 掌握三态门的逻辑功能及工作原理。 2. 了解三态门在计算机总线中的应用。 3. 熟悉集电极开路门的电路原理。 4. 掌握集电路开路门的使用方法。
1
二 、实验设备与材料 设备：
1. 示波器 GOS-620FG一台。 2. 三用表一只。
9
五、实验内容: 实验内容 1. 三态门的测量(高阻测量)
10
1. 三态门的测量 (正常传输的测量)
11
将其测试的数据填入下表中，并分析其结果， 是否符合下列逻辑关系。
12
2.实现一位(A0
B0)二进制的双向传送，实现A→B，A
输入续脉冲信号，测试并记录B点的相应信号；正确选择三态 门控制端的逻辑电平(C1,C3=0;C2,C4=1)， 实现B→A，B输入为高电平，或低电平，或连续脉冲信号 时，测试并记录A点相应信号；正确选择三态门控制端的逻辑 电平(C1,C3=1;C2,C4=0)，
材料：
OC门74LS03 一片； 三态门74LS125 一片。
2
三、实验任务: 实验任务
1. 利用74LS125芯片测量三态门高电平、低电平、 高阻抗。 2. 用三态门构成计算机地址总线、数据总线和控制 总线，实现双向数据传送。 3. 利用74LS03芯片测量集电极开路门（OC ）门。 4. 集电极开路门用于“线与”功能，实现逻辑电平 的转换，以驱动发光二极管、继电器、电磁阀等。
3
四、实验原理: 实验原理
1. 三态门的测量 本实验以74LS125为例进行研究。74LS125的 引出线图如下图所示。芯片中含有四个功能相同 的三态输出门，可以独立地被使用。
4

实验二集电极开路门电路及三态门电路的研究实验目的：
1.掌握集电极开路门电路及三态门电路的工作原理；
2.通过实验验证集电极开路门电路及三态门电路的工作状态；
3.思考电路中不同元器件参数的变化对电路工作状态的影响。

实验原理：
1.集电极开路门电路：
集电极开路门电路是由晶体管单管实现的基本逻辑电路，其原理是通过晶体管的放大作用，实现输入信号与输出信号的逻辑关系。

当输入为高电平时，晶体管处于饱和状态，输出为低电平；当输入为低电平时，晶体管为截止状态，输出为高电平。

而当输入为浮空时，晶体管的控制端处于开路状态，整个电路无法判断输出状态。

实验器材及元器件：
集电极开路门电路实验：电源、电容、电阻、三极管、万用表。

三态门电路实验：电源、电容、电阻、三极管、二极管、万用表。

实验步骤：
1.集电极开路门电路实验：
（1）按照电路图连接电路，注意器件的极性。

（2）将控制端接入电源的正极和负极，分别记录输出电压的高低电平值。

（3）将控制端不接入电源，即处于浮空状态，记录输出电压值并分析原因。

实验结果及分析：
1.集电极开路门电路实验：
（1）控制端输入高电平时，输出为低电平；控制端输入低电平时，输出为高电平。

（2）控制端浮空时，晶体管无法放大，整个电路处于不稳定状态，输出值也不能确定。

实验分析：
1.集电极开路门电路工作原理简单，但在实际应用中容易受到噪声等因素的干扰，造成输出不稳定。

2.三态门电路具有较好的输出稳定性和电路适应性，在数字集成电路、计算机等领域应用广泛。

三态门实验报告三态门实验报告引言：在科学研究中，实验是获取真实数据和验证理论的重要方法之一。

本次实验旨在研究三态门的工作原理和应用。

通过实验，我们能够深入了解三态门的特性，并进一步探究其在现实生活中的应用。

一、实验目的本次实验的目的是通过搭建三态门电路，观察和分析三态门的工作原理，探究其在数字电路中的应用。

二、实验材料和仪器本次实验所需材料和仪器如下：1. 电路板2. 三态门芯片3. 连接线4. 电源5. 开关6. LED灯三、实验步骤1. 将三态门芯片插入电路板中，并用连接线连接芯片和其他元件。

2. 将电源接入电路板，确保电路板正常供电。

3. 通过开关控制输入信号，观察LED灯的亮灭情况。

四、实验结果和分析通过实验观察和数据记录，我们得出以下实验结果和分析：1. 当输入信号为低电平时，LED灯熄灭。

2. 当输入信号为高电平时，LED灯点亮。

3. 当输入信号为无效电平时，LED灯保持上一状态。

根据实验结果，我们可以得出以下结论：三态门是一种数字逻辑门，具有三个输入端和一个输出端。

它的工作原理是根据输入信号的不同状态，输出相应的电平。

当输入信号为低电平时，输出为低电平；当输入信号为高电平时，输出为高电平；当输入信号为无效电平时，输出保持上一状态。

五、三态门的应用三态门在数字电路中有广泛的应用。

以下是一些常见的应用场景：1. 数据总线控制：在计算机系统中，三态门常用于数据总线的控制，实现数据的传输和共享。

2. 内存芯片：三态门可以用于内存芯片的控制线路，实现数据的读取和写入。

3. 多路选择器：三态门可以用于多路选择器的实现，根据输入信号的不同状态，选择不同的输入通路。

4. 缓冲器：三态门可以用作缓冲器，将信号从一个电路传递到另一个电路，保持信号的强度和波形。

六、实验总结通过本次实验，我们深入了解了三态门的工作原理和应用。

三态门作为一种重要的数字逻辑门，在现代电子技术中起着重要的作用。

通过进一步研究和实践，我们可以更好地应用三态门，推动数字电路技术的发展。

4、验证 74LS03 集成电机开路门的逻辑功能
接上拉电阻
不接上拉电阻
A/V
B/V
Y/V
A/V
B/V
Y/V
4.93
4.93
0.17
4.93
4.93
0
4.93
0
12.15
0
0
0
0
4.93
12.15
0
4.93
0
0
0
12.15
4.93
0
0
由上表可得，当不接上拉电阻时，Y 端始终为 0；当接上拉电阻时，Y 当且仅
ENi
Ai/V
Yi/V
0
4.92
3.65
0
0
0.12
当 EN=0V 时，Y 端的逻2、用 74LS125 三态门构成 1 位 2 选 1 数据选择器
S0
D0
D1
Y
0
1KHZ
1
3V
1KHZ, 2.8V
5V
4.2V
由上表可知，当 S0=0 时，Y=D0；当 S0=1 时，Y=D1。
• 分别在输出端接上拉电阻和不接上拉电阻的情况下，测量 74LS03的一个逻辑门的逻辑关系，并填入下表
• 注意：芯片电源电压必须是 5V！若接 12V 将导致器件烧毁！
5、74LS03 实现线与、电平转换功能
• 按右图VCC接5V，测量输入端A,B及 输出端Y 的电压值，填入下表
• 若将多个相同集电极开路门的输出连在 一起接上拉电阻，则只要有输出门为低 电平，输出端就为低电平，逻辑功能上 是与的关系，称为线与
2、用 74LS125 三态门构成 1 位 2 选 1 数据选择器
1. 用74LS125按右图连接电路

三态输出门与集电极开路门一、实验目的1．学习中规模集成门电路的使用。

2．掌握三态输出门的逻辑功能。

3．学会三态输出门的应用。

二 实验原理三态门是一种特殊的门电路，它与普通的门电路有所不同，它的输出端除了通常为高、低电平两种状态外，还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。

它有一个控制端（禁止端或使能端）。

三态门按逻辑功能及控制方式来分有各种不同类型，本实验所采用的型号是74LS125为三态输出四总线缓冲器。

三态门主要用途之一是分时实现总线传输，即用一个传输通道（总线），以选通方式传送多路信息。

电路中将若干个三态门输出端直接接在一总线上，使用时，要求只有一个传输信息的TS 三态输出门控制端处于使能，而其余各TS 门的控制端均处于禁止态。

因为由理论课学习我们知道TS 门输出端不允许并联使用。

所以显然不能同时有两个或两个以上的TS 门的控制端处于使能。

2. 本实验所用OC 与非门（集电极开路门）型号为74LS03(2输入四与非门)。

OC 与非门的输出管的集电极是悬空的，工作时输出端必须通过一只外接电阻R L 和电源V CC ’相连接，以保证输出电平符合电路要求。

OC 门的应用主要有以下三个方面1、 利用电路的“线与”特性，可方便的完成某些特定的逻辑功能。

如下图13.2（A ）所示，将两个OC 与非门输出端直接并联在一起，则它们的输出Y = F A +F B = 21A A ·21B B =2121B B A A即把两个或两个以上OC 与非门“线与”后，可完成“与或非”的逻辑功能。

2、实现多路信息采集，使两路以上的信息共用一个传输通道（总线）。

3、实现逻辑电平的转换，以推动荧光数码管、继电器、MOS 器件等多种数字集成电路。

图13.1 OC 与非门内部逻辑图(A)（B ）图13.2OC 门输出并联运用时负载电阻R L 的选择：图13.1（B ）中由n 个OC 与非门“线与”驱动有m 个输入端的N 个TTL 与非门，为保证OC 与非门输出电平符合逻辑要求，负载电阻R L 阻值的选择范围为；R L （max ） =IHH H CCmInI V V --'00R L （min ） =ILLML CC I m I V V '--'0式中：I 0H ：OC 门输出管截止时（输出高电平）的漏电流（约50uA ） I LM ：OC 门输出低电平时允许最大灌入负载电流（约20mA ） I IH ：负载门高电平输入电流(＜50uA)I IL：负载门低电平输入电流（＜1.6m A＝V CC’：R L外接电源电压n：OC门个数N：负载门个数m：接入电路的负载门输入端总个数。

实训二集电极开路门和三态输出门的应用一、实训目的1．熟悉集电极开路门（OC门）和三态输出门（TSL门）的逻辑功能；2．熟悉用OC门构成线与功能；3．熟悉用TSL门构成总线功能。

二、实训内容1．用OC门构成线与功能；2．用TSL门构成总线功能。

三、实训主要元件1．74LS03 （四二输入与非门，OC门）2。

74LS126（四总线缓冲器）外引线排列图：外引线排列图：（详细资料请查后附表）四、实训原理、步骤及要求1．用OC门实现“线与”功能（1）选用四二输入（OC）“与非”门74LS03，工作电源5V，外接上拉电阻R L=2kΩ。

（2）按图2.1接好线路。

将74LS03其中三个OC门的两输入端接在一起，形成三个输入端A、B、C，再将A、B、C分别接三个逻辑开关，输出Y接输出状态显示（LED管）。

按表1所示向输入A、B、C提供不同电平取值，观察输出状态显示（LED管）的状态，判断输出Y的取值，填入表1中，通过真值表，写出“线与”的逻辑表达式。

表1 “线与”电路真值表图 2.1 用OC门实现“线与”的电路“线与”功能电路的逻辑表达式：2．用三态输出门74LS126（TSL门）构成输出总线（1）选用四总线缓冲器74LS126（EN端高电平有效），电源电压为5V。

(2)首先检查74LS126中所有的三态与非门是否能正常工作，自已拟定检测的方法。

（3）按图2.2接好线路。

给第一个TSL门输入端1A接上1HZ的脉冲周期性信号、第二个TSL 门的输入端2A接地、第三个TSL门的输入端3A接高电平，三个TSL门的使能端1EN、2EN、3EN分别接逻辑开关，总线接输出状态显示（LED管）。

表2 总线真值表图2.2 总线传输电路（4）将使能端1EN、2EN、3EN全部接0，观察总线上二极管的状态。

然后，使使能端1EN、2EN、3EN交替接1，即任一时刻只能一个使能端为1（注：在每次使某个使能端为1之前，先全为0），观察总线上（LED管）的状态，判断Y取值，将结果填入表2中。

实验三、TTL集电极开路门与三态输出门的应用一、实验目的1、掌握TTL集电极开路门（OC门）的逻辑功能及应用。

R对集电极开路门的影响。

2、了解集电极负载电阻L3、掌握TTL三态输出门（TSL门）的逻辑功能及应用。

二、仪器和用具OL iH I —负载门高电平输入电流（<50uA ） iL I —负载门低电平输入电流（<1.6mA ）C E —L R 外接电源电压n —OC 门个数 N —负载门个数m —接入电路的负载门输入端总个数L R 值须小于max L R ，否则OH U 将下降，L R 值须大于min L R ，否则L R OL U 将上升，又由于LR 的大小会影响输出波形的边沿时间，在工作速度较高时，L R 应尽量选取接近min L R . 2. TTL 三态输出门（TSL 门）TTL 三态输出门是一种特殊的门电路，它与普通的TTL 门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。

图2.3－4是三态输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E ，E ＝0为正常工作状态，实现Y=A 的逻辑功能；E =1为禁止状态，输出Y 呈高阻状态。

这种在控制端加低电平电路才能正常工作的工作方式称低电平使能。

三态输出门按逻辑功能及控制方式分有各种不同的类型，在实验中所用的三态门的型号是74LS125，引脚图如图2.3－5所示。

三态电路主要用途之一是实现总线传输，即用一个传输通道以选通方式传送多路信息。

图3－6所示，电路把若干个三态TTL 电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态，其余各门都处于禁止状态。

四、实验内容1. TTL 集电极开路与非门74LS03负载电阻L R 的确定用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验345TitleNum berSize B Date:13-Dec-2003File :F:\T UXIN G\ZSW.ddbYA123443211413121110981234567E3CCU +A 1E1地Y1E2A 2Y2Y3Y4E4A3A4图2.3-4 图2.3-5E321DCBA1413121110981234567ABCD6543TitleNum ber RevisionSize 数 据 总 线nA nE 1E CCU +1A 2A .. .2E 地图2.3-6 图2.3-774LS 04电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平OL U ＝0.3V ，测得此时的L R 即为min L R ，图2.3－8所示。

2. 三态门的基本使用 (1) 按图 1.2-8 连接线路，A、B、 EN 分别接开关，H/L 接地，Y 端接万用表。拨动 输入开关，用万用表记录输出端电压值，得下表。
Y
A
1
&
EN
EN
H/L
74LS125
74LS00
图 12-8 三态门的基本使用
输入
输
出
EN A
Y1 电压值（V） 逻辑值
结论
逻辑值
Y2 结论
Vcc
74LS01 A& B
C& D
导线
（1 片） （1 只） （若干）
四、实验步骤、数据记录、结论
1. OC 门的基本使用
(1) 按图 1.2-7（a）连接线路（不接上接电阻），拨动开关使输入为“0”或“1”时
观察输出发光二极管的“亮”和“暗”，得下表。（发光管“亮” 为“1”，
“暗”为“0”）
Vcc=+5V
Vcc=+5V
A
&
B
Y
接发光二极管逻 辑电平指示组件
Vcc
A
B
T1
EN 1
1
T4
T2 Y
T5 D
(a)
A
&
B
Y
EN
EN
32
实验报告· 实验 1.2 集电极开路门和三态门的性能与应用
Vcc
T4
A
B
T1
T2 Y
T5
EN 1
D
A
&
B
Y
EN
EN
图 12-5 三态输出门的电路图和图形符号
(a) 控制端高电平有效 (b) 控制端低电平有效

2.4集电极开路门与三态输出门的应用2.4.1 基本知识点1. TTL 集电极开路(OC)门的逻辑功能及应用。

2. TTL 三态(3S)输出门的逻辑功能及应用。

2.4.2 实验仪器与元器件（1）HBE硬件基础电路试验箱、双踪示波器、数字万用表。

（2）元器件：74LS03、74LS125等。

2.4.3 实验方案1.TTL 集电极开路门下图所示是一个TTL二输入集电极开路与非门的逻辑符号和内部电路。

OC 门的使用方法如下：(1) 利用OC 门“线与”特性完成特定逻辑功能。

如下图所示，输出端实现了线与的逻辑功能：(2) 利用OC 门可实现逻辑电平的转换改变上拉电阻RL的电源VL的电压，输出端的逻辑电平会跟VL改变。

不同电平的逻辑电路可以用OC门连接。

(3) OC 门用于驱动OC 门的输出电流较大，可驱动工作电流较大的电子器件。

下图所示是用OC 门驱动发光二级管的低电平驱动电路。

3. TTL 三态门下图所示为三态门的逻辑符号和内部结构图，控制端为低有效。

2.4.4 实验内容1. OC 门的特性及其应用(1) 如下图，用OC门74LS03 验证OC门的“线与”功能。

RL为1kΩ时，写出输出F的表达式，观测输出与输入信号的逻辑关系，将数据填入自制表格中。

得到实验结果数据如下：A B C D 3 6 Fv 电平1 1 1 1 0 0 4.82 11 1 0 0 0 1 4.77 10 0 1 1 1 0 4.77 10 0 0 0 1 1 0 0 经验证，OC门的输出与输入之间满足关系式(2)参考下图, 验证OC门74LS03 的特性,输入A、B接逻辑电平输出信号，输出端Y接直流电压表。

VL接+5V,电阻RL为4.7k, 观测输出与输入信号的逻辑关系，如果去掉RL, 观测输出信号的变化。

VL改接+15V，检测输出信号的高电平和低电平电压。

实验数据结果如下表：输入A 0 1 0 1 B0 0 1 1 输出Y Vc=5v5550.22Vc=15v 10.8310.8310.830.22无Rl不稳定不稳定不稳定0.1(3) 参考下图，用OC 门74LS03 驱动COMS 电路与非门CD4011,VL 接+5V ，调节电位器Rw ，观察上拉电阻的取值对输出端Y 的电平的影响。

实验内容一：三态门的应用
示波器观察数据总线，并记录后四种情况下的输出波 形，注意画出坐标系，标明周期和幅值。 1 当四个控制端都为高电平时，记录指示灯的状态 2 当1脚为低电平，其余为高电平 3 当4脚为低电平，其余为高电平 4 当10脚为低电平，其余为高电平 5 当13脚为低电平，其余为高电平 注意：同一时刻，四个控制端只能有一个低电平
芯片引脚图
实验内容一：三态门的应用
三态输出的四总线缓冲器
实验内容一：三态门的应用
74LS125（三态输出四பைடு நூலகம்线缓冲器）： 14脚接5伏电源，7脚接地； 1、4、10、13脚分别逻辑电平开关上； 3、6、8、11脚接在一起作为数据总线，并 接到电平指示灯； 2脚接10KHZ的数字脉冲信号(由CH1提供， 高电平5V，低电平0V)，5脚接5伏，9脚接 地，12脚接500HZ的数字脉冲信号(由CH2 提供，高电平3V，低电平0V)
数电实验二
TTL集电极开路门 与三态门的应用
实验目的
1 学会三态门的逻辑功能的测试方法及其 应用 2 学会TTL集电极开路门电路的逻辑功能 测试方法及其应用
实验器件
电子技术实验台 万用表 示波器 信号源 74LS03:四-二输入与非门，OC门 1片 74LS125:三态输出四总线缓冲器 1片
实验内容二：集电极开路门的应用
集电极开路门应用于信号源电平的转换
实验内容二：集电极开路门的应用
74LS03（四二输入与非门，OC门）： 14脚接5伏电源，7脚接地； 1，2脚同时接1KHZ的数字脉冲信号； 3，4，5脚相连，3脚再通过2KΩ的上拉电阻接5 伏 6脚通过2KΩ的上拉电阻接12伏 示波器双踪同时观察2，3脚波形，记录下来，注 意相位关系和幅度大小 示波器双踪同时观察3，6脚波形，记录下来，注 意相位关系和幅度大小

实验三集电极开路门与三态输出门的应用实验目的：1.测试74LS00门电路的逻辑功能。

2.测试与非门74LS00输出与输入关系的特性曲线。

实验器材：示波器、信号发生器、实验电路箱、万用表、74LS00芯片，导线若干。

实验内容：实验步骤：（1）测试74LS00与非门电路的逻辑功能。

1.设计如下图所示的电路图。

2.输入接入两个输入管脚，由电平指示灯的按键控制输入端的高低电平。

3.用万用表测试输入两端的电压，输出的电压。

并记录示数。

4.整理实验数据及其分析。

（2）用实验箱及其芯片测试74LS00输出与输入电压之间的关系。

1.按照如下所示的电路图连接好电路。

2.用万用表测出上面的端口与5V之间的电压以及输出电压，并记录数据。

3.整理数据并进行分析。

74LS00的输入与输出的关系特性5.用信号发生器调出三角波，将其加入到输入端。

6.调试输出波形，直至出现正确的波形。

实验结果显示：1.74LS00的逻辑功能测试结果如下表：A和B均为输入，C为输出。

//所测出的与非门输出电压有误，可能是电源没有接好造成。

由实验结果可以得到74LS00的逻辑功能表：2.74LS00输入电压与输出电压的关系特性曲线由上述的电路连接测试得到的相关数据：输入输出0 4.421.01 3.771.05 3.351.1 1.541.12 1.341.14 1.141.16 0.841.18 0.261.19 0.21.25 0.43由上面的数据整理得到的74LS00输入电压与输出电压的关系特性曲线。

//不要用转贴的数据由信号发生器和示波器连接好的电路图所测得的图形，由图所读到的：Uin1=1.28V Uout1=0.4VUin2=1.08V Uout2=1.24V由实验箱测试到的对应输入电压的输出电压：Uin1=1.25V Uout1=0.43V;Uout1=1.10V Uout2=1.22V数据近似相等，实验验证成功。

实验总结：1.用信号发生器和示波器测输入电压与输出电压的关系特性曲线的时候，当出现三角波的时候，我把信号加入到输入的端口之间的时候，连接电路出现了错误。

③ 记录、分析，整理以上结果。
三态门实验电路
注意：使能端不能同时有两个或两个以上同时为“0”。
实验四 OC门和TS门
（5）三态TS门应用（提高部分）
设计一个四信号输出的总线接口电路。参考电路见图所示。
实验内容及数据记录：
（1）负载电阻的测定
RL RL（max）
理论值
实测值
（4）测试TSL三态门
Y0 Y1 Y2 Y3 Y (V) 灯 1111 0111 1011
实验四 OC门和TS门
例如：输出管截止时的漏电流为 IOH=200μA，输出管导通时允许的 最 大负载电流为 ILM=16mA。G3、G4和G5均为74系列与非门，它们的低电 平输入电流为IIL=l mA，高电平输入电流为IIH =40μA。给定 V'CC=5V，要求OC门输出的电平VOH≥3．0V，低电平VOL≤0．4V。
实验四 OC门和TS门
当所有OC门只有一个导通时，RL 值不可太小， 以确保流入导通OC门的电流不至超过最大允许的负载电流 ILM 。
计算OC门负载电阻最小 值的工作状态图：
RL(min)
VC'C VOL ILM mIIL
式中VOL是规定的输出低电平， m’ 是负载门的数目，IIL 是负载门的低电平输入电流。
实验四 OC门和TS门
6.实验报告
１．写出计算过程及表达式。 ２．画出实验电路，并说明有关元件型号和参数值。 ３．整理，分析实验数据和结果。 思考题：
OC与非门的电路结构和图形符号 该电路工作时需外接负载电阻和电源。 通过改变电阻的阻值和电源电压的数值来 调节输出高、低电平和输出端三极管的负载电流大小。
实验四 OC门和TS门
两个 OC 结构与非门输出并联，如图所示。 Y 和 Y1 、Y2 之间的连接方式称为“线与”。

实验三三态门实验报告实验三三态门实验报告引言：在数字电路中，门电路是最基本的组成单元之一。

而三态门是一种特殊的门电路，它具有三种输出状态：高电平、低电平和高阻态。

本实验旨在通过实际搭建和测试三态门电路，深入了解其工作原理和应用。

一、实验目的本实验的主要目的是通过搭建和测试三态门电路，掌握其工作原理和特性。

具体目标如下：1. 理解三态门的概念和功能；2. 学会使用逻辑门芯片搭建三态门电路；3. 掌握三态门的输出状态和切换条件。

二、实验器材和仪器1. 逻辑门芯片：74LS125或74HC125；2. 面包板、导线等实验器材；3. 示波器、数字万用表等测量仪器。

三、实验原理三态门是一种具有三种输出状态的门电路，其输出可以是高电平、低电平或高阻态。

它通过控制输入端的使能信号来切换输出状态。

当使能信号为高电平时，三态门处于开启状态，输出与输入信号一致；当使能信号为低电平时，三态门处于关闭状态，输出为高阻态，即不对外输出信号。

四、实验步骤1. 将74LS125或74HC125逻辑门芯片插入面包板中，注意引脚与连接线的对应关系；2. 连接电源和地线，确保电路正常供电；3. 将输入信号接入逻辑门芯片的输入端，同时连接使能信号；4. 使用示波器或数字万用表等测量仪器，测试逻辑门芯片的输出信号；5. 调节输入信号和使能信号，观察三态门的输出状态变化。

五、实验结果与分析通过实验，我们得到了三态门的输出状态和切换条件。

当使能信号为高电平时，三态门处于开启状态，输出与输入信号一致；当使能信号为低电平时，三态门处于关闭状态，输出为高阻态。

这种特性使得三态门在数字电路设计中具有广泛的应用。

六、实验应用三态门在数字电路设计中有着重要的应用。

首先，它可以用于数据总线的连接和控制，实现多个设备之间的数据传输和共享。

其次，三态门还可以用于电路的隔离与保护，防止信号干扰和短路等问题。

此外，三态门还可以用于多路选择器和数据缓存等电路的设计与实现。

oc门和三态门实验
TTL三态门和OC门（也可以称为集电极开路门或漏极开路门）都是集成电路门电路的输出类型，它们之间的主要区别在于输出电压的处理方式和用途。

TTL三态门：
TTL三态门是一种具有三个工作状态的门电路，即高电平、低电平和高阻态。

在高阻态时，输出晶体管是断开的，因此输出端对地和电源电压来说都是高阻抗的，即相当于输出端与输入端完全断开。

这种门电路通常用于多路复用和双向总线应用，以及需要避免线与（线路上的电位冲突）的应用。

OC门：
OC门是一种具有推挽输出的门电路，其输出晶体管在饱和时具有较低的电阻，使得输出电压可以接近电源电压。

与TTL三态门不同的是，OC门的输出端在饱和时是低阻抗的。

因此，OC门通常用于需要高电流输出的应用，如驱动LED、电机等。

此外，OC门还可以通过将多个门的输出并联起来，实现“线与”逻辑。

在这种配置下，当所有门的输出都为高电平时，输出为低电平；而当至少一个门的输出为低电平时，输出也为低电平。

这种特性在实现多路复用、解码器等功能时非常有用。

总结来说，TTL三态门和OC门的主要区别在于输出电路的处理方式和用途。

TTL三态门适用于需要高阻态的三态输出的应用，如多路复用和双向总线；而OC门适用于需要高电流输出的应用，如驱
动LED、电机等，并可以通过并联实现“线与”逻辑。

实验三 集电极开路门电路及三态门电路的研究一、实验目的1、熟悉集电极开路OC 门及三态TS 门的逻辑功能和使用方法2、掌握三态门构成总线的特点及方法3、掌握集电极负载电阻R L 对OC 门电路输出的影响二、实验原理集电极开路门和三态输出门电路是两种特殊TTL 门电路 （1） 集电极开路门 在数字系统中，有时需要将两个或两个以上集成逻辑门的输出端相连，从而实现输出相与（线与）的功能，这样在使用门电路组合各种逻辑电路时，可以很大程度地简化电路。

由于推拉式输出结构的TTL 门电路不允许将不同逻辑门的输出端直接并接使用，为使TTL 门电路实现“线与”功能，常把电路中的输出级改为集电极开路结构，简称OC （Open Collector ）结构。

本实验所用OC 门为四-2输入与非门74LS01，电路结构及引脚排列如图3.3.1所示。

从图3.3.1可见，集电极开路门电路与推拉式输出结构的TTL 门电路区别在于：当输出三极管T 3管截止时，OC 门的输出端Y 处于高阻状态，而推拉式输出结构TTL 门的输出为高电平。

所以，实际应用时，若希望T 3管截止时OC 门也能输出高电平，必须在输出端外接上拉电阻R L 到电源U CC 。

电阻RL 和电源UCC 的数值选择必须保证OC 门输出的高、低电平符合后级电路的逻辑要求，同时T 3的灌电流负载不能过大，以免造成OC 门受损。

假设将n 个OC 门的输出端并联“线与”，负载是m 个TTL 与非门的输入端，为了保证OC 门的输出电平符合逻辑要求，OC 门外接上拉电阻R L 的数值应介于R Lmax 和R Lmin 所规定的范围之内。

其中， 上拉电阻最大值：max'min L U U cc oH Rn m I I oH iH-=+ 上拉电阻最小值：R L 值不能选得过大，否则OC 门的输出高电平可能小于U Omin ;R L 值也不可太小，否则OC门输出低电平时的灌电流可能超过最大允许的负载电流I OLmax。