单片机芯片74HC595的引脚图详解

74HC595芯片是一种串入并出的芯片，在电子显示屏制作当中有广泛的应用。

74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态.三态。

特点 8位串行输入 8位串行或并行输出存储状态寄存器,三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出;标准中等规模集成电路应用串行到并行的数据转换 Remote control holding register。

描述 595是告诉的硅结构的CMOS器件, 兼容低电压TTL电路，遵守JEDEC标准。

595是具有8位移位寄存器和一个存储器,三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SCHcp的上升沿输入,在STcp的上升沿进入的存储寄存器中去。

如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’），和一个异步的低电平复位，存储寄存器有一个并行8位的,具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率,CL＝输出电容 f 0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况74HC595引脚图，管脚图________QB-—|1 16|——VccQC—-｜2 15｜--QAQD——｜3 14|--SIQE—-｜4 13|—-/GQF—-|5 12｜--RCKQG--|6 11｜—-SRCKQH-—|7 10|—-/SRCLRGND- |8 9|-—QH'｜________｜74595的数据端：QA—-QH: 八位并行输出端，可以直接控制数码管的8个段。

QH'：级联输出端。

我将它接下一个595的SI端。

74HC595 详解
工作电压2-6V，推荐5V。

14 脚串行输入：595 的数据来源只有这一个口，一次只能输入一个位，那
幺连续输入8 次，就可以积攒为一个字节了。

13 脚OE 输出使能控制脚：如果它不工作，那幺595 的输出就是高阻态，595 就不受我们程序控制了，这显然违背我们的意愿。

OE 的上面画了一条线，表示他是低电平有效。

于是我们将他接GND。

10 脚SRCLR 位移寄存器清空脚：他的作用就是将位移寄存器中的数据
全部清空，这个很少用到，所以我们一般不让他起作用，也是低电平有效，于是我们给他接VCC。

12 脚RCLK 存储寄存器：数据从位移寄存器转移到存储寄存器，也是需要
时钟脉冲驱动的，这就是12 脚的作用。

它也是上升沿有效。

11 脚SRCLK 移位寄存器时钟输入：当一个新的位数据要进来时，已经进
入的位数据就在移位寄存器时钟脉冲的控制下，整体后移，让出位置。

分析下数据输入和输出过程：
假如，我们要将二进制数据0111 1111 输入到595 的移位寄存器中，下面。

74hc595的引脚功能和作用描述74HC59574HC595是硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。

74HC595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SHcp 的上升沿输入，在STcp的上升沿进入的存储寄存器中去。

如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。

三态。

[编辑本段]特点8位串行输入/8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除100MHz的移位频率[编辑本段]输出能力并行输出，总线驱动；串行输出；标准中等规模集成电路595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

[编辑本段]参考数据CPD决定动态的能耗，PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容f0＝输出频率（MHz）Vcc=电源电压[编辑本段]引脚说明符号引脚描述Q0…Q7 15，1，7 并行数据输出GND 8 地Q7’9 串行数据输出MR 10 主复位（低电平）SHCP 11 移位寄存器时钟输入STCP 12 存储寄存器时钟输入OE 13 输出有效（低电平）DS 14 串行数据输入VCC 16 电源[编辑本段]功能表输入输出功能SHCP STCP OE MR DS Q7’Qn ××L ↓×L NC MR为低电平时仅仅影响移位寄存器×↑L L ×L L 空移位寄存器到输出寄存器××H L ×L Z 清空移位寄存器，并行输出为高阻状态↑×L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入，例如，以前的状态6（内部Q6”）出现在串行输出位。

74LS595,74HC595引脚图,管脚图74LS595，74HC595 引脚图，管脚图 ________ QB--1 16--Vcc QC--2 15--QA QD--314-- Ds QE--4 13--/ OE QF--5 12-- STcp QG--6 11-- SHcp QH--7 10--/ MR GND- 89--QH ________ 74595 的数据端: QA--QH: 八位并行输出端，可以直接控制数码管的 8 个段。

QH: 级联输出端。

我将它接下一个 595 的 SI 端。

Ds: 串行数据输入端。

74595 的控制端说明:/ MR 10 脚: 低点平时将移位寄存器的数据清零。

通常我将它接 Vcc。

SHcp 11 脚:上升沿时数据寄存器的数据移位。

QA--QB--QC--...--QH;下降沿移位寄存器数据不变。

(脉冲宽度:5V 时，大于几十纳秒就行了。

我通常都选微秒级)STcp 12 脚:上升沿时移位寄存器的数据进入数据存储寄存器，下降沿时存储寄存器数据不变。

通常我将 RCK 置为低电平，当移位结束后，在 RCK 端产生一个正脉冲(5V 时，大于几十纳秒就行了。

我通常都选微秒级)，更新显示数据。

/ OE 13 脚: 高电平时禁止输出(高阻态)。

如果单片机的引脚不紧张，用一个引脚控制它，可以方便地产生闪烁和熄灭效果。

比通过数据端移位控制要省时省力。

注:74164 和 74595 功能相仿，都是 8 位串行输入转并行输出移位寄存器。

74164 的驱动电流25mA比 7459535mA的要小14 脚封装，体积也小一些。

74595 的主要优点是具有数据存储寄存器，在移位的过程中，输出端的数据可以保持不变。

这在串行速度慢的场合很有用处，数码管没有闪烁感。

与 164 只有数据清零端相比，595 还多有输出端时能/禁止控制端，可以使输出为高阻态。

74595 的数据端:QA--QH: 八位并行输出端，可以直接控制数码管的 8 个段。

工作原理图▪GND接地,VCC接5V电源,这个就不用说了。

▪Q0-Q7这8根引脚是芯片的输出引脚，直接跟数码管的8段引脚相连。

对应关系要看你怎么接线和写代码时传送数据的顺序了。

▪DS是串行输入引脚，所谓串行就是使数据在一根信号线上按顺序一位一位地传输，就像一串糖葫芦。

这个引脚我们接到树莓派任意一个GPIO口上（输出模式）。

▪SHCP是移位寄存器的时钟引脚。

听上去有点复杂,其实很简单。

74HC595内部有一个8位的移位寄存器用来保存从DS引脚输入的数据。

那么74HC595怎么知道什么时候该从DS引脚上取数据了呢？正是通过SHCP这个时钟引脚来实现的。

只有在SHCP发生一次上升沿的时候,74HC595才会从DS引脚上取得当前的数据（高/低电平）并把取到的这一位数据保存到移位寄存器里。

同样的，这个引脚也接到树莓派任意一个GPIO口上。

当我们向芯片发送数据时，要先在DS引脚上准备好要传送的数据，然后制造一次SHCP引脚的上升沿（先拉低电平再拉高电平）,74HC595会在这个上升沿将DS引脚上的数据存入移位寄存器D0，同时D0原来的数据会顺移到D1，D1的数据位移到D2。

D6的数据位移到D7。

而原先D7的数据已经没有地方储存了，这一位数据会被输出到引脚Q7S上。

这个引脚的作用我们下一篇再说,本文暂时用不到这个引脚.（注意这里说的不是输出引脚Q0—Q7,而是指内部的8位移位寄存器里每一个“小房间”，芯片手册上并没有给这些小房间编号，这里为了说明方便进行了编号）▪STCP是芯片内部另外一个8位锁存寄存器的时钟引脚。

当移位寄存器的8位数据全部传输完毕后,制造一次锁存器时钟引脚的上升沿（先拉低电平再拉高电平).74HC595会在这个上升沿将移位寄存器里的8位数据复制到锁存器中（锁存器里原来的数据将被替换)。

注意，到这里为止，这8位数据还只是被保存在锁存器里，并没有输出到数码管上。

这个引脚同样连接到树莓派任意一个GPIO口上即可。

2 个74HC595 级联点亮16 个LED 灯总结、芯片介绍74HC595 是一个串行输入，串行或者并行输出的芯片，利用这个芯片可以节省单片机的I/O 口，最少可以用3 个I/O 口就可控制n 个级联的芯片，其管脚图如图一所示。

图一.74HC595 管脚图每个管脚的作用二、设计目标74HC595 与单片机的P0 接口相连，编程输入值。

使只用3 个I/O 口可以控制2 个级联的74HC595 控制16 个LED 中任意一个LED 的亮灭。

三、工作原理3.1 时序分析图二.时序图NC：没有改变3.2 串行输出与并行输出74HC595 输出结构框图如图三所示图三 .串行输入，串行输出与并行输出结构框图四、芯片级联如果要用 595 的级联，把一个芯片的串行输出端口（ QH '）连上下一个芯片的串行数据 输入端口（ SER ） ,如图四所示。

并行输出图三简化为如下所示： G 低电平串行输出在 SCK 第九个上升沿数据开始从 QH '输出，如此循环，可以连接无数个；数据全部输 入完后，给RCK 一个上升沿，寄存器的数据全部进入锁存器，此时，如果 G 为低电平，数 据从并口（ Q0~Q7）输出扩展：如果要改变 LED 的亮度，改变 G 的占空比即可（利用人眼视觉的停滞效应） 。

图四 .级联接法单片机分别控制 SER （数据输入 ），SCK （寄存器时钟输入 ）,RCK （锁存器时钟输入 ）,G 直接连接 GND （让并行输出使能 ），SCLR 直接接 VCC （可以用软件在使用寄存器之前清零， 在以后的使用就不需要清零了）原理图需要注意的地方： SER,SCK,RCK 加上一个上拉电阻， 原因是单片机的驱动电 流不够。

王晨2014 年 4月 19 日。

电子设计随笔之74HC595——1016cyc Come on，我们看到下面这个图（这个图引自74HC595芯片手册），输出使能端13脚我们一直让它使能，复位端10脚我们一直让它无效，这两个引脚在硬件设计时为了方便，就直接给它们连到相应的电平上了。

程序中我们只需要关注数据输入引脚14脚、移位脉冲引脚11脚和锁存脉冲引脚12脚。

图中的SR A——SR H是移位寄存器（Shift Register），数据从它们的D引脚输入，从Q引脚输出，每次移位脉冲引脚（Shift Clock）提供一个脉冲，D引脚的数据就会输出并保持到Q引脚，因为这里的移位脉冲引脚（Shift Clock）是连到每一个SR上的，所以自然每次给一个移位脉冲的时候，所有的数据都向后移动了一位。

这里我们注意到，SR A的D脚连接的是串行数据输入，也就是我们的数据引脚。

所以每次给脉冲移位之前，我们需要准备好该引脚的值，因为每次给一个脉冲，它的数据就会移入后方。

很直观的看到，我们给几个脉冲，数据引脚就会有几次被移入移位寄存器，并且这些值会保持在各个SR的Q脚。

所以假设我们要将一个字节移入移位寄存器，因为1个字节是8位的，所以我们需要给出8个脉冲，那么SR A——SR H的Q脚就保持了这8位值，再看看这8位值，它是先在数据引脚输出的值就会走得越远，所以如果我们先输出数据高位的话，最高位在8个脉冲后就会跑到SR H 的Q脚。

这就像我们排队一样，一个寄存器里面有8个位置，每次给一个脉冲就好比一次呼叫：“大家可以往前移一位了！”就这样，队伍不断得往前移，很简单吧！然后我们看到LR A——LR H，它们是锁存寄存器（Latch Register），每次锁存脉冲引脚（Latch Clock）给一个脉冲，Q脚就会输出并保持D脚的值。

其实聪明的人肯定会看出来了，LR和SR其实是差不多的功能，只是SR多了个复位脚。

我们可以把LR看成是照相机，锁存脉冲引脚就相当于是照相机的快门，我们给一个锁存脉冲，那么数据就被锁存在了对应的Q脚。

描述74HC59574HC595是硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。

74HC595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。

如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。

三态。

[编辑本段]特点8位串行输入/8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除100MHz的移位频率[编辑本段]输出能力并行输出，总线驱动；串行输出；标准中等规模集成电路595移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

[编辑本段]参考数据CPD决定动态的能耗，PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容f0＝输出频率（MHz）Vcc=电源电压[编辑本段]引脚说明符号引脚描述Q0…Q7 15，1，7 并行数据输出GND 8 地Q7’ 9 串行数据输出MR 10 主复位（低电平）SHCP 11 移位寄存器时钟输入STCP 12 存储寄存器时钟输入OE 13 输出有效（低电平）DS 14 串行数据输入VCC 16 电源[编辑本段]功能表输入输出功能SHCP STCP OE MR DS Q7’ Qn × × L ↓ × L NC MR为低电平时仅仅影响移位寄存器× ↑ L L × L L 空移位寄存器到输出寄存器×× H L × L Z 清空移位寄存器，并行输出为高阻状态↑ × L H H Q6 NC 逻辑高电平移入移位寄存器状态0，包含所有的移位寄存器状态移入，例如，以前的状态6（内部Q6”）出现在串行输出位。

74HC595芯片是一种串入并出的芯片,在电子显示屏制作当中有广泛的应用。

74HC595是8位串行输入/输出或者并行输出移位寄存器，具有高阻、关、断状态。

三态。

特点 8位串行输入 8位串行或并行输出存储状态寄存器，三种状态输出寄存器可以直接清除 100MHz的移位频率输出能力并行输出，总线驱动串行输出；标准中等规模集成电路应用串行到并行的数据转换 Remote contr ol holding register. 描述 595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。

595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SCHcp的上升沿输入，在STcp 的上升沿进入的存储寄存器中去。

如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。

CPD决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压引脚说明符号引脚描述内部结构结合引脚说明就能很快理解 595的工作情况引脚功能表：真值表：74595的控制端说明：/SRCLR(10脚): 低点平时将移位寄存器的数据清零。

通常我将它接Vcc。

SCK(11脚)：上升沿时数据寄存器的数据移位。

QA-->QB-->QC-->...-->QH；下降沿移位寄存器数据不变。

（脉冲宽度：5V时，大于几十纳秒就行了。

我通常都选微秒级）RCK(12脚)：上升沿时移位寄存器的数据进入数据存储寄存器，下降沿时存储寄存器数据不变。

(通常我将RCK置为低电平，) 当移位结束后，在RCK端产生一个正脉冲（5V时，大于几十纳秒就行了。

74HC595引脚图时序图工作原理74HC595和74hc164一样是在单片机系统中常用的芯片之一他的作用就是把串行的信号转为并行的信号，常用在各种数码管以及点阵屏的驱动芯片，使用74HC595可以节约单片机mcu的io口资源，用3个io就可以控制8个数码管的引脚，他还具有一定的驱动能力，可以免掉三极管等放大电路，所以这块芯片是驱动数码管的神器.应用非常广泛。

74HC595引脚图74HC595管脚功能下面我来介绍一下74HC595工作原理：74HC595的数据端：QA--QH:八位并行输出端，可以直接控制数码管的8个段。

QH':级联输出端。

我将它接下一个595的SI端。

SI:串行数据输入端。

74hc595的控制端说明：/SCLR(10脚):低电平时将移位寄存器的数据清零。

通常我将它接Vcc。

SCK(11脚)：上升沿时数据寄存器的数据移位。

QA--QB--QC--...--QH；下降沿移位寄存器数据不变。

（脉冲宽度：5V时，大于几十纳秒就行了。

我通常都选微秒级）控制移位寄存器SCK上升沿数据移位SCK下降沿数据保持RCK(12脚)：上升沿时移位寄存器的数据进入存储寄存器，下降沿时存储寄存器数据不变。

通常我将RCK置为低电平，当移位结束后，在RCK端产生一个正脉冲（5V时，大于几十纳秒就行了。

我通常都选微秒级），更新显示数据。

控制存储寄存器RCK上升沿移位寄存器的数据进入存储寄存器RCK下降沿存储寄存器数据不变/G(13脚):高电平时禁止输出（高阻态）。

如果单片机的引脚不紧张，用一个引脚控制它，可以方便地产生闪烁和熄灭效果。

比通过数据端移位控制要省时省力。

注：74164和74595功能相仿，都是8位串行输入转并行输出移位寄存器。

74164的驱动电流(25mA)比74595(35mA)的要小,14脚封装，体积也小一些。

74595的主要优点是具有数据存储寄存器，在移位的过程中，输出端的数据可以保持不变。

74HC595的中文资料
74HC595——具有三态输出锁存功能的8位串行输入、串行/并行输出移位寄存器
本文翻译自NXP的74HC595的datasheet
74HC595和74HCT595是带有存储寄存器和三态输出的8位串行移位寄存器，移位寄存器和存储寄存器有各自的时钟。

每当移位寄存器输入时钟SHCP上升沿来临之时，数据被移出。

每当存储寄存器输入时钟STCP上升沿来临之时，数据并行的存储到存储寄存器。

如果两个时钟上升沿同时到来，移位寄存器总是要比存储寄存器的提前一个时钟。

移位寄存器有一个串行出入（DS）和一个串行标准输出（Q7S）。

同时也提供一个异步复位端（低电平有效），存储寄存器有一个8位3态总线输出。

输出使能（OE）为低电平时，存储寄存器的值就输出。

下面是一个功能框图，有利于理解：
接着是一个逻辑符号：
各引脚的的说明如下：
符号引脚描述
Q1 1 并行输出1
Q2 2 并行输出2
Q3 3 并行输出3
Q4 4 并行输出4
Q1 5 并行输出5
Q2 6 并行输出6
Q3 7 并行输出7
GND 8 接地
Q7S 9 串行数据输出
MR 10 （master reset）复位-低电平有效
SHCP 11 移位寄存器输入时钟（shift register clock iuput）STCP 12 存储寄存器输入时钟（storage register clock iuput）OE 13 输出使能（地电位有效）
DS 14 串行数据输出输入
Q0 15 并行数据输出0
Vcc 16 电源
功能表如下：
时序图：。

74HC595的中文资料
74HC595——具有三态输出锁存功能的8位串行输入、串行/并行输出移位寄存器（本文翻译自NXP的74HC595的datasheet）
74HC595和74HCT595是带有存储寄存器和三态输出的8位串行移位寄存器，移位寄存器和存储寄存器有各自的时钟。

每当移位寄存器输入时钟SHCP上升沿来临之时，数据被移出。

每当存储寄存器输入时钟STCP上升沿来临之时，数据并行的存储到存储寄存器。

如果两个时钟上升沿同时到来，移位寄存器总是要比存储寄存器的提前一个时钟。

移位寄存器有一个串行出入（DS）和一个串行标准输出（Q7S）。

同时也提供一个异步复位端（低电平有效），存储寄存器有一个8位3态总线输出。

输出使能（OE）为低电平时，存储寄存器的值就输出。

下面是一个功能框图，有利于理解：
接着是一个逻辑符号：
功能表如下：
时序图：
在SH CP上升沿进入移位寄存器，在ST CP上升沿输出到并行端口。

概述：74HC595 是一款漏极开路输出的CMOS 移位寄存器，输出端口为可控的三态输出端，亦能串行输出控制下一级级联芯片。

特点：高速移位时钟频率Fmax>25MHz标准串行（SPI）接口CMOS 串行输出，可用于多个设备的级联低功耗：TA =25℃时，Icc=4μA（MAX）图2 74HC595逻辑图真值表：输入管脚输出管脚SI SCK SCLR RCK OEX X X X H QA—QH 输出高阻X X X X L QA—QH 输出有效值X X L X X 移位寄存器清零L 上沿H X X 移位寄存器存储LH 上沿H X X 移位寄存器存储HX 下沿H X X 移位寄存器状态保持X X X 上沿X 输出存储器锁存移位寄存器中的状态值X X X 下沿X 输出存储器状态保持引脚功能表：管脚编号管脚名管脚定义功能1、2、3、4、5、6、7、15QA—QH 三态输出管脚8 GND 电源地9 SQH 串行数据输出管脚10 SCLR 移位寄存器清零端11 SCK 数据输入时钟线12 RCK 输出存储器锁存时钟线13 OE 输出使能14 SI 数据线15 VCC 电源端图1 74HC595引脚图Absolute Maximum Ratings绝对最大额定值参数数值Supply Voltage电源电压(VCC)−0.5 to +7.0VDC Input Voltage 直流输入电压(VIN)−1.5 to VCC +1.5V DC Output Voltage 直流输出电压(VOUT)−0.5 to VCC +0.5V Clamp Diode Current 钳位二极管电流(IIK, IOK)±20mADC Output Current直流输出电流，每个引脚（输出）±35mADC VCC or GND Current,per pin (ICC)±70mAStorage Temperature Range 储存温度范围(TSTG)−65℃ to +150℃Power Dissipation 功耗(PD)(Note 3)600mWS.O. Package only500mWLead Tem perature (TL) (Soldering 10 seconds)260℃Recommended Operating Conditions建议操作条件参数最小最大单位Supply Voltage电源电压(VCC)26v DC Input or Output Voltage(VIN, VOUT)输入输出电压0VCC V Operating Tem perature Range工作温度范围(TA)−40+85℃Input Rise or Fall Times 输入上升或下降时间(tr,tf) VCC = 2.0V-1000ns VCC = 4.5V-500ns VCC = 6.0V-400ns DC SPEC IFICATIONS直流电气规格Symbol 符号Parameter 参数Conditions 条件VCCTA=25℃TA=−40to85℃TA=−55to125℃UNIT单位典型Guaranteed Limits保证界限VIH Minimum HighLevel Input Voltage最大高电平输入电压-2.0V- 1.5 1.5 1.5V4.5V- 3.153.15 3.156.0V- 4.2 4.2 4.2VIL Maximum LOWLevel Input Voltage最大低电平输入电压-2.0V-0.50.50.5V4.5V- 1.351.35 1.356.0V- 1.8 1.8 1.8VOH Minimum HIGHLevel OutputVoltage最大高电平VIN=VIH orVIL|IOUT|≤20μA2.0V2.01.9 1.9 1.9V4.5V4.54.4 4.4 4.46.0V6.05.9 5.9 5.9输出电压Q'H VIN = VIH or VILV |IOUT| ≤4.0mA 4.5V 4.2 3.98 3.84 3.7|IOUT| ≤5.2mA 6.0V5.25.485.34 5.2QA thru QH VIN = VIH or VILV |IOUT| ≤6.0mA 4.5V 4.2 3.98 3.84 3.7IOUT| ≤ 7.8mA 6.0V5.75.485.34 5.2VOL Maximum LOWLevel OutputVoltage最大低电平输出电压VIN=VIH orVIL|IOUT| ≤20μA2.0V00.10.10.1V4.5V00.10.10.16.0V00.10.10.1Q'HVIN = VIH or VILV |IOUT| ≤ 4mA 4.5V 0.2 0.26 0.33 0.4|IOUT| ≤5.2mA 6.0V0.20.260.33 0.4QA thru QHVIN = VIH or VILV |IOUT| ≤6.0mA 4.5V 0.20.26 0.33 0.4|IOUT| ≤7.8mA 6.0V0.20.260.330.4IIN Maximum InputCurrent最大输入电流VIN=VCC orGND6.0V-±0.1±1.0±1.0μAIOZ Maximum 3-STATEOutput Leakage最大3态输出泄漏电流VOUT = VCC orGND G = VIH6.0V-±0.5±5.0±10μAICC MaximumQuiescent SupplyCurrent电源电流VIN=VCC orGND IOUT = 0μA6.0V-8.080160μA交流电气特性：Symbol 符号Parameter 参数Conditions条件典型GuaranteedLimitUNIT单位fMax最高工作频率-5030MHztPHL, tPLH Maximum Propagation Delay,最大传输延迟SCK to Q’ HCL = 45 pF1220nstPHL, tPLH Maximum Propagation Delay, 最大传输延迟RCK to QA thru QHCL = 45 pF1830nstPZH, tPZL Maximum Output Enable Tim e from G to QAthru QH 最大输出启用时间G to QA thru QHRL=1kΩCL=45pF1728nstPHZ, tPLZ Maximum Output Disable Tim e from G to QAthru QH最大输出禁用时间G to QA thru QHRL=1kΩCL=5pF1525nstS Minimum Setup Time from SER to SCK--20nstS Minimum Setup Time from SCLR to SCK--20ns tS Minimum Setup Time from SCK to RCK--40ns tH Minimum Hold Time from SER to SCK--0ns tW Minimum Pulse Width of SCK or RCK--16ns 交流电气特性：（续）Symbol 符号Parameter 参数Conditions条件VCCTA = 25℃TA =−40 to85℃TA =−55 to125℃UNIT单位典型Guaranteed Limits 保证界限fMax Maximum OperatingFrequency最高工作频率CL = 50 pF2.0V106 4.8 4.0MHz4.5V453024206.0V50352824tPHL, tPLH Maximum PropagationDelay from SCK to Q’ H最大传输延迟传播延迟CK to QCL = 50 pF 2.0V 58 210 265 315nsCL = 150 pF 2.0V83294367441CL = 50 pF 4.5V 14 42 53 63CL = 150 pF 4.5V17587488CL = 50 pF 6.0V 10 36 45 54CL = 150 pF 6.0V14506376tPHL, tPLH Maximum PropagationDelay from RCK to QA thruQHCK to QCK to Q最大传输延迟RCK to QA thru QHCKto QCK to QCL = 50 pF 2.0V 70 175 220 265nsCL = 150 pF 2.0V105245306368CL = 50 pF 4.5V 21 3544 53CL = 150 pF 4.5V28496174CL = 50 pF 6.0V 18 30 37 45CL = 150 pF 6.0V26425363tPHL, tPLH Maximum PropagationDelay from SCLR to Q’ H最大传输延迟to Q’ H-2.0V-175221261ns4.5V-3544526.0V-303744tPZH, tPZL Maximum Output Enablefrom G to QA thru QH最大输出启用RL=1kΩCL=50pF2.0V 75 175 220 265nsRL=1kΩCL=150pF2.0V100245306368CL= 50pF 4.5V 15 35 44 53CL = 150pF 4.5V20496174CL = 50 pF 6.0V13303745CL = 150 pF 6.0V17425363CPD Power DissipationCapacitance,G = VCC-90 ---pFG = GND150---OutputsEnabled (Note 6)功耗电容CIN Maximum InputCapacitance最大输入电容--5101010pFCOUT Maximum Output最大输出电容--15202020pF图3 74HC595 时序图图应用电路图：图4 87LPC76x与74HC595单片机构成的键盘显示电路图5。

2个74HC595级联点亮16个LED灯总结一、芯片介绍74HC595是一个串行输入，串行或者并行输出的芯片，利用这个芯片可以节省单片机的I/O口，最少可以用3个I/O口就可控制n个级联的芯片，其管脚图如图一所示。

图一.74HC595管脚图每个管脚的作用符号引脚描述Q0…Q715，1，2.... 7并行数据输出(G为低电平时)QH’(Q7’)9串行数据输出(G对串行输出无影响)SCLR (MR)10主复位（低电平有效，对寄存器清零）SCK (SHcp)11寄存器时钟输入（上升沿有效，当数据从SER输入，给一个上升沿，数据进入寄存器）RCK(STcp)12锁存器时钟输入（上升沿有效，给一个上升沿，数据从寄存器进入锁存器）G (OE)13低电平时并行输出使能（对串行输出没有影响）SER (DS)14串行数据输入二、设计目标74HC595与单片机的P0接口相连，编程输入值。

使只用3个I/O口可以控制2个级联的74HC595控制16个LED中任意一个LED的亮灭。

三、工作原理3.1时序分析图二.时序图NC：没有改变.3.2串行输出与并行输出74HC595输出结构框图如图三所示;图三.串行输入，串行输出与并行输出结构框图图三简化为如下所示：数据寄存器锁存器四、芯片级联如果要用595的级联，把一个芯片的串行输出端口（QH’）连上下一个芯片的串行数据输入端口（SER ）,如图四所示。

并行输出串行输出SCK ↑RCK ↑G 低电平在SCK第九个上升沿数据开始从QH’输出，如此循环，可以连接无数个；数据全部输入完后，给RCK一个上升沿，寄存器的数据全部进入锁存器，此时，如果G为低电平，数据从并口（Q0~Q7）输出扩展：如果要改变LED的亮度，改变G的占空比即可（利用人眼视觉的停滞效应）。

图四.级联接法单片机分别控制SER(数据输入)，SCK（寄存器时钟输入),RCK(锁存器时钟输入),G直接连接GND（让并行输出使能)，SCLR直接接VCC（可以用软件在使用寄存器之前清零，在以后的使用就不需要清零了）原理图需要注意的地方：SER,SCK,RCK加上一个上拉电阻，原因是单片机的驱动电流不够。

工作原理图▪GND接地，VCC接5V电源，这个就不用说了。

▪Q0-Q7这8根引脚是芯片的输出引脚，直接跟数码管的8段引脚相连。

对应关系要看你怎么接线和写代码时传送数据的顺序了。

▪DS是串行输入引脚，所谓串行就是使数据在一根信号线上按顺序一位一位地传输，就像一串糖葫芦。

这个引脚我们接到树莓派任意一个GPIO口上（输出模式）。

▪SHCP是移位寄存器的时钟引脚。

听上去有点复杂，其实很简单。

74HC595内部有一个8位的移位寄存器用来保存从DS引脚输入的数据。

那么74HC595怎么知道什么时候该从DS引脚上取数据了呢？正是通过SHCP这个时钟引脚来实现的。

只有在SHCP发生一次上升沿的时候，74HC595才会从DS引脚上取得当前的数据（高/低电平）并把取到的这一位数据保存到移位寄存器里。

同样的，这个引脚也接到树莓派任意一个GPIO口上。

当我们向芯片发送数据时，要先在DS引脚上准备好要传送的数据，然后制造一次SHCP引脚的上升沿（先拉低电平再拉高电平），74HC595会在这个上升沿将DS引脚上的数据存入移位寄存器D0，同时D0原来的数据会顺移到D1，D1的数据位移到D2。

D6的数据位移到D7。

而原先D7的数据已经没有地方储存了，这一位数据会被输出到引脚Q7S上。

这个引脚的作用我们下一篇再说，本文暂时用不到这个引脚。

（注意这里说的不是输出引脚Q0-Q7，而是指内部的8位移位寄存器里每一个“小房间”，芯片手册上并没有给这些小房间编号，这里为了说明方便进行了编号）▪STCP是芯片内部另外一个8位锁存寄存器的时钟引脚。

当移位寄存器的8位数据全部传输完毕后，制造一次锁存器时钟引脚的上升沿（先拉低电平再拉高电平）。

74HC595会在这个上升沿将移位寄存器里的8位数据复制到锁存器中（锁存器里原来的数据将被替换）。

注意，到这里为止，这8位数据还只是被保存在锁存器里，并没有输出到数码管上。

这个引脚同样连接到树莓派任意一个GPIO口上即可。