模拟集成电路设计原理_试题库1

集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。

2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。

3、晶圆的英文是（），其常用的材料是（）和（）。

4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。

5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。

6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。

7、CZ直拉法的目的是（）。

8、影响CZ直拉法的两个主要参数是O和（）。

9、晶圆制备中的整型处理包括（）、（）和（）。

10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。

77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。

78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。

79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。

81、溅射是个化学过程，而非物理过程。

82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。

83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。

84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。

85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。

86、电机电流终点检测不适合用作层间介质的化学机械平坦化。

87、在CMP为零的转换器。

133、CD是指硅片上的最小特征尺寸。

134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。

136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。

137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。

1《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分）1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。

2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。

3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。

4、源跟随器主要应用是起到___电压缓冲器___的作用。

5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。

6、 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。

7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。

8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。

9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容Cin为__ CF（1－A）__。

10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。

二．名词解释（每题3分，共15分）11、1、阱解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。

2、亚阈值导电效应解：实际上，VGS=VTH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当VGS<VTH时，ID也并非是无限小，而是与VGS呈指数关系，这种效应叫亚阈值导电效应。

3、沟道长度调制解：当栅与漏之间的电压增大时，实际的反型沟道长度逐渐减小，也就是说，L实际上是VDS的函数，这种效应称为沟道长度调制。

4、等效跨导Gm解：对于某种具体的电路结构，定义inDVI成输出电流的能力5、米勒定理解：如果将图（a）的电路转换成图（b）的电路，则Z1=Z/(1-A V)，Z2=Z/(1-AV-1)，其中A V=VY/VX。

集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。

2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。

（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。

为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。

10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。

11.什么是触发器的建立时间（Setup Time），试画图进行说明。

12.什么是触发器的保持时间（Hold Time），试画图进行说明。

13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。

绪论1、 画出集成电路设计与制造的主要流程框架。

2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。

1+X集成电路理论模拟练习题+答案一、单选题（共40题，每题1分，共40分）1、芯片完成编带并进行清料后，会将完成编带的芯片放在( )上。

A、已检查品货架B、待检查品货架C、待外检货架D、合格品货架正确答案：B答案解析：芯片完成编带并进行清料后，将将编带盘、随件单放入对应的中转箱中，并将中转箱放在待检查品货架上等待外观检查。

2、利用平移式分选设备进行芯片检测时，芯片在该区域的操作完成后会进入（）区域。

A、分选B、待测C、上料D、测试正确答案：A3、晶圆检测工艺对环境的其中一项——温度的要求范围是( )℃。

A、22±3B、20±5C、25±3D、20±3正确答案：A答案解析：晶圆检测工艺对环境的要求：测试车间符合10万级洁净区标准，温度常年保持在22±3℃，湿度保持在45±15%。

4、编带过程中，在进行热封处理后，需要进行( )环节。

A、芯片放入载带B、密封C、编带收料D、光检正确答案：C答案解析：转塔式分选机进行编带的步骤是：芯片光检→载带移动→热封处理→编带收料→清料。

5、平移式分选机设备的上料步骤正确的是：( )。

A、待测芯片上料→吸嘴转移芯片→空料盘替换B、吸嘴转移芯片→待测芯片上料→空料盘替换C、空料盘替换→待测芯片上料→吸嘴转移芯片D、吸嘴转移芯片→空料盘替换→待测芯片上料正确答案：A答案解析：平移式分选机设备的上料步骤为：待测芯片上料→吸嘴转移芯片→空料盘替换。

6、单晶炉中籽晶轴的作用是( )。

A、保证炉内温度均匀分布及散热B、带动籽晶上下移动和旋转C、起支撑作用D、提供一个原子重新排列标准正确答案：B答案解析：籽晶轴的作用是带动籽晶上下移动和旋转；籽晶的作用是提供一个原子重新排列的标准；坩埚外的高纯石墨坩埚托起支撑作用；炉腔可以保证炉内温度均匀分布及散热。

7、晶圆贴膜过程中，需要外加一个（），它起到支撑的作用。

A、晶圆基底圆片B、晶圆贴片环C、蓝膜支撑架D、固定挂钩正确答案：B答案解析：在贴膜过程中，需要外加一个厚度与晶圆一致但环内径比晶圆直径大的金属环，也就是晶圆贴片环。

电子与通信技术：集成电路工艺原理考试资料（题库版）1、问答题简述引线框架材料？正确答案：引线框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关（江南博哥）键结构件，它起到了和外部导线连接的桥梁作用。

引线框架材料的要求为：热匹配，良好的机械性能，导电、导热性能好，使用过程无相变，材料中杂质少，低价，加工特性和二次性能好。

2、问答题简述MCM的概念、分类与特性？正确答案：概念：将多块半导体裸芯片组装在一块布线基板上的一种封装。

分类：MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。

特性：尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。

可大幅度提高电路连线密度，增加封装效率；可完成轻、薄、短、小的封装设计；封装的可靠性提升。

3、问答题矩形片式电阻由哪几部分组成？各部分的主要作用是什么？正确答案：基板：基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。

一般基板的材科多采用高纯度的（96%）AL203陶瓷。

其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。

电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍（Ni）层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。

位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。

通常，外层电极采用锡一铅（S。

-PB.合金电镀而成。

电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。

保护层：保护层位于电阻膜的外部，主要起保护作用。

它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。

集成电路试题库(总49页) -本页仅作为预览文档封面，使用时请删除本页-半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。

集成在一块半导体基片上。

封装在一个外壳内，执行特定的电路或系统功能。

2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写【答案：】小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪几类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。

4、按电路功能或信号类型分，半导体集成电路分为哪几类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。

5、什么是特征尺寸它对集成电路工艺有何影响【答案：】集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。

是衡量集成电路加工和设计水平的重要标志。

它的减小使得芯片集成度的直接提高。

6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】7、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。

【答案：】该电路可以完成NAND逻辑。

与一般动态组合逻辑电路相比，它增加了一个MOS管M kp，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。

对于一般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。

该电路增加了一个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。

在评估阶段，M kp截至，不影响电路的正常输出。

8、延迟时间【答案：】时钟沿与输出端之间的延迟第1章集成电路的基本制造工艺1、四层三结的结构的双极型晶体管中隐埋层的作用【答案：】减小集电极串联电阻，减小寄生PNP管的影响2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：】电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大3、简单叙述一下pn结隔离的NPN晶体管的光刻步骤【答案：】第一次光刻：N+隐埋层扩散孔光刻第二次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、简述硅栅p阱CMOS的光刻步骤【答案：】P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5、以p阱CMOS工艺为基础的BiCMOS的有哪些不足【答案：】NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位6、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法【答案：】首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。

电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。

2．（2分）摩尔定律是指 。

3.集成电路按工作原理来分可分为 、 、 。

4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。

5.（4分）MOSFET可以分为 、 、 、 四种基本类型。

6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。

7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。

8．（2分）CMOS 逻辑电路的功耗可以分为 和 。

9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。

DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。

AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。

2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。

三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。

4.简述动态电路的优点和存在的问题。

四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。

《软件工程基础训练》实训报告在倒入酒的方法中，首先判断当前酒量是否已经达到酒杯的容量。

如果是，则提示酒杯已满；如果不是，则将倒入的酒量加到当前酒量上。

实现一个方法，用于从酒杯中倒出酒。

该方法接受一个参数，表示要倒出的酒量。

在倒出酒的方法中，首先判断当前酒量是否大于等于要倒出的酒量。

如果是，则将当前酒量减去要倒出的酒量；如果不是，则提示酒量不足。

实现一个方法，用于获取当前酒量。

在获取酒量的方法中，直接返回当前酒量的值。

2.1.3程序流程图图 12.1.4设计代码package wmx;import java.io.BufferedReader;import java.io.IOException;import java.io.InputStreamReader;import java.util.StringTokenizer;public class Main1 {}}}}2.1.5代码运行截图图 22.2第二阶段2.2.1需求分析明确问题定义：首先需要明确问题的背景和涉及的实体，例如旅行者、手电筒、桥等。

同时，需要确定问题的目标，即如何让所有人尽快过桥。

确定约束条件：根据问题的描述，我们知道有一些约束条件，例如每个人过桥的速度不同，手电筒不能扔掉，只能两个人同时过桥等。

这些约束条件将影响解决方案的设计。

分析时间需求：由于目标是尽快让所有人过桥，因此需要分析每个人过桥所需的时间。

这将影响如何分配手电筒和如何安排过桥的顺序。

制定策略：基于上述分析，需要制定一个有效的策略来最大化过桥的速度。

这可能涉及到如何分配手电筒，如何安排过桥的顺序，以及如何返回等。

评估和优化：最后，需要对所制定的策略进行评估和优化。

这可能涉及到对策略的模拟、测试和比较，以便找到最优的解决方案。

2.2.2设计思路这是一个经典的过桥问题，通常称为“蒙提霍尔问题”。

在这个问题中，目标是让所有人尽快过桥。

根据题目的条件，每个人单独过桥的时间是已知的，但是两个人一起过桥的时间是较慢的那个人所需的时间。

1+X集成电路理论知识模拟题含答案1、重力式分选机进行芯片检测时，如果出现上料槽无料管，应采取( )的处理方式。

A、人工加待测料管B、人工换料管C、人工加空料管D、人工将卡料取出答案：A重力式分选机进行芯片检测时，如果出现上料槽无料，需要人工加待测料管。

2、探针台上的( )处于( )状态时不能进行其他操作，容易引起探针台死机，导致晶圆撞击探针测试卡。

A、红色指示灯、亮灯B、指示灯、亮灯C、绿色指示灯、亮灯D、红色指示灯、灭灯答案：B探针台上的指示灯处于亮灯状态时不能进行其他操作，容易引起探针台死机，导致晶圆撞击探针测试卡。

其中红色指示灯表示下降，绿色指示灯表示上升，当至少有一盏指示灯处于亮灯状态时不能进行其他操作。

3、以下选项中切筋与成型步骤模具运动顺序正确的是（）。

A、模具下压→成型冲头下压→切模→框架进料→管脚成型B、框架进料→成型冲头下压→切模→模具下压→管脚成型C、模具下压→框架进料→切模→成型冲头下压→管脚成型D、框架进料→模具下压→切模→成型冲头下压→管脚成型答案：D略4、晶圆检测工艺中，在进行烘烤之后，需要进行的操作是( )。

A、真空入库B、扎针测试C、打点D、外检答案：D晶圆检测工艺流程：导片→上片→加温、扎针调试→扎针测试→打点→烘烤→外检→真空入库。

5、“6s”的管理方式相较于“5s” ，多的一项内容是（）。

A、整理B、整顿C、清洁D、安全答案：D5S即整理、整顿、清扫、清洁、素养。

6S管理是5S的升级，6S即整理、整顿、清扫、清洁、素养、安全(SECURITY)。

6、重力式分选机进行芯片检测时，芯片测试完成后，下一个环节需要进行( )操作。

A、上料B、分选C、外观检查D、真空入库答案：B重力式分选机设备芯片检测工艺的操作步骤一般为：上料→测试→分选→外观检查→真空包装。

7、添加连线时，在先的起点处（）鼠标，移动光标，在线的终点（）鼠标完成连线绘制。

A、单击、单击B、单击、双击C、双击、单击D、双击、双击答案：B8、若进行打点的晶圆规格为5英寸，应选择的墨盒规格为？（）A、 5milB、 8milC、 10milD、 30mil答案：A9、避光测试是通过显微镜观察到待测点位置、完成扎针位置的调试后，用( )遮挡住晶圆四周，完全避光后再进行测试。

东 南 大 学 考 试 卷（ A 卷）课程名称 射频与通信集成电路设计 考试学期 06-06-11 得分适用专业考试形式半开卷考试时间长度 120分钟一．问答题1．当传输线长度为1/4波长时，分别计算负载阻抗Z L =0和Z L =∞时的输入阻抗Z in 和负载端反射系数ΓL 。

2．当负载阻抗Z L =112.5Ω，传输线特征阻抗Z 0 = 50Ω时，采用特征阻抗为Z 1的1/4波长传输线完成阻抗匹配，如图1所示。

试计算特征阻抗Z 1的值。

Z LZ in图1二．已知发射机在2GHz 频率点的输出阻抗是Z T = (150+j75) Ω，天线的输入阻抗是Z A =(75+j15)Ω，如图2所示。

设计L 型匹配网络，使天线得到最大功率。

1．取参考阻抗Z 0 =75Ω，计算归一化阻抗z T 和z A 。

2．根据图3所示Smith 圆图中的阻抗变换轨迹，给出L 型匹配网络结构，并计算匹配网络中的元件值。

TAM图2z M = z A*z TC = 1-j1.22z T图3三．图4为无线接收机原理框图，输入端和级间为共轭匹配，每个模块的增益、噪声系数及IIP3分别示于模块的上下方。

1．计算接收机的总噪声系数F；2．计算接收机总IIP3。

LO BB Output图4四．放大器的信号流图如图5所示。

计算输入反射系数Γin = b 1 / a 1和输出反射系数Γout =b 2/a 2|bss=0 。

请列出方程并写出求解步骤。

b 1S 12a 1a 2S 21S 22b 2S 111bssΓLΓS图5五．图6给出了一个功率放大器的电路图，该电路的工作频率为ω0，传输线的特征阻抗Z 0等于负载电阻R L ，长度为l/4波长 (@ ω0)。

1．说明该功率放大器的类型，给出L 2和C 2的谐振频率。

2．说明L 1、C 1和传输线的作用。

图6六．画出超外差接收机和零中频接收机的原理框图，说明它们的优点和存在的问题。

1,MOS管的工作原理MOS管有N沟和P沟之分，每一类分为增强型和耗尽型，增强型MOS管在栅-源电压vGS=0时，漏-源极之间没有导电沟道存在，即使加上电压 vDS，也没有漏极电流产生。

而耗尽型MOS 管在vGS=0 时，漏-源极间就有导电沟道存在。

MOS 管的源极和衬底通常是接在一起的。

增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。

当栅-源电压vGS=0时，即使加上漏-源电压 vDS，总有一个 PN 结处于反偏状态，漏-源极间没有导电沟道，这时漏极电流 iD≈0。

若在栅-源极间加上正电压，即 vGS＞0，则栅极和衬底之间的 SiO2 绝缘层中便产生一个垂直于半导体表面的由栅极指向衬底的电场，这个电场能排斥空穴而吸引电子，形成耗尽层，同时 P 衬底中的电子被吸引到衬底表面。

当 vGS 数值较小，吸引电子的能力不强时，漏-源极之间仍无导电沟道出现.vGS 增加时，吸引到 P衬底表面层的电子就增多，当 vGS 达到某一数值时，这些电子在栅极附近的 P 衬底表面便形成一个 N 型薄层，在漏-源极间形成 N 型导电沟道，称为反型层。

vGS 越大，吸引到 P 衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。

开始形成沟道时的栅-源极电压称为开启电压VT。

N 沟增强型 MOS 管在 vGS＜VT 时，不能形成导电沟道，管子处于截止状态。

当 vGS≥VT 时，才有沟道形成，此时在漏-源极间加正电压 vDS，才有漏极电流产生。

而且vGS增大时，沟道变厚，沟道电阻减小，iD 增大。

2、影响MOS管阈值电压的主要因素一是作为介质的栅氧化层中的电荷Qss及其性质。

这种电荷通常由多种原因产生，其中一部分带正电，一部分带负电，其净电荷的极性会对衬底表面产生电荷感应，从而影响反型层的形成，或使器件耗尽，或阻碍反型层的形成。

二是衬底的掺杂浓度。

要在衬底上表面产生反型层，必须施加能够将表面耗尽并且形成衬底少数载流子的积累的栅源电压，这电压的大小与衬底的掺杂浓度有直接关系。