仅供个人参考
不得用于商业用途 For personal use only in study and research; not for commercial use
电子钟说明书
主要功能
日期、时间、温度切换显示；12小时或24小时制式选择；
定时响闹功能；摄氏或华氏可选温度显示；七彩渐变背光欣赏；2000年至2099年年历查询。
产品图示：
Back light—彩灯开关；3个状态，TR—自动；OFF—关闭；ON—开启；
Return to time—时间返回开关；2个状态，OFF—关闭；ON—开启；
RESET—重置键；M—Mode模式；S—Set设置；▲，上调；▼—下调
使用说明
一、电池安装
打开电池盒，按电池盒内极性标志，装入三节“AAA”7号电池，如电池安装正确，产品将自动检测，显示屏自动全显示瞬间后，恢复到初试时间，2006年1月1日12点整，初始温度25℃，同时发出“BiBi，哔哔”的声。否则重新安装电池。
二、查询、设置功能
1.在正常时间显示状态下，且彩灯开关拨到“ON”或“OFF”时，连续按“M”键或轻触显示屏，显示屏按以下模式循环：
TIME→TEMPERATURE→DATE→AL→TIMER，意思为
时间→温度→日期→闹铃→定时器
2.在正常时间显示状态下，且彩灯开关拨到“TR”时，首次按“M”键或轻触显示屏，彩灯亮、显示保持时间显示界面，再连续按“M”键或轻触显示屏，显示屏按以下模式循环：
TIME→TEMPERATURE→DATE→AL→TIMER，意思为时间→温度→日期→闹铃→定时器
3.在查询状态下，长按“S”键3秒，进入该项设置状态，按“▲”或“▼”键可对闪烁项进行调整。设置完毕按“S”键，保存退出该项设置。如再长按“S”键3秒，可循环设置该项功能。
4.在设置状态无按键动作，且时间返回开关拨到“ON”，显示10秒后，自动恢复正常时间显示状态。
5.在设定状态下，按住“▲”或“▼”键超过3秒，进入快速设置。
一、设计方案
1、总体设计方案说明及系统框图：
数字钟是计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过LED显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，控制信号灯亮灭周期。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子钟的总体框图如下图所示。
系统框图：
2、单元电路设计方案：
1）振荡器和分频器
振荡器的作用是产生时间标准信号。数字钟的精度就是主要取决于时间标准信
的频率和稳定度。所以，在实验中采用脉冲信号作为时间标准信号源。
2）计数器
根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。把它们适当连接构成秒、分、时的计数，(分计数器中分的个位和十位计数单元的状态转换和秒计数器中的是一样的，只是它要把进位信号传输给时的个位计数单元。) 实现计时功能。
电子技术课程设计
——电子钟的设计
齐齐哈尔大学通信与电子工程学院
通信104：杨悦巍
指导教师：陈 际
2012年6月27日 电子钟的设计
一、设计任务
1.设计目的：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相
比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因
此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括
了组合逻辑电路和时序电路。 因此，我们此次设计与制作数字钟就是为了了
解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解
各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包
括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电
路与时序电路的原理与使用方法.
2.技术指标：① 由晶振电路产生 1HZ 标准秒信号；
② 分、秒为 0059 六十进制计数器；
③ 时为 0023 二十四进制计数器；
二、设计方案论证
一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。
方案一：首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS160采用清零法分别组成六十进制的秒记数器、六十进制分记数器、二十四进制时记数器。使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。使用74LS48为驱动器， BS201A数码管作为显示器。
课程设计 (论文 说明书
题 目:基于 FPGA 的数字电子时 钟设计
院 (系 :信息与通信学院
专
学生姓名:
学 号:0900240115
指导教师:
职
2012 年 12 月 25 日
一、所用设备与器材
1.1仪器设备
使用仪器设备有 FPGA DE2-70开发板、 PC
机、信号发生器。
图 1 FPGA DE2-70开发板图
二.系统方案
2.1 设计思想
利用数字电子技术、 EDA 设计方法、 FPGA 等技术,设计、仿真并实现一个
基于 FPGA 的数字电子时钟基本功能, 其基本组成框图如图 1所示,振荡器采 用
ALTERA 的 DE2-70实验板的 50MHz 输出,分频器将 50MHz 的方波进行分频进 而得到 1Hz 的标准秒脉冲,时、分、秒计时模块分别由二十四进制时计数器、 六十进制分计数器和六十进制秒计数器完成,校时模块完成时和分的校正。扩 展功能设计为倒计时功能,从 59分 55秒至 59分 59秒,每秒亮一盏灯报时。
2.1.1课题背景
20世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎 渗透了社会的各个领域,有力的推动了社会生产力的发展和社会信息化程度的 提高, 同时也使现代电子产品性能更进一步, 产品更新换代的节奏也越来越快。
20世纪 80年代末,出现了 FPGA(Field Progrommable Gate Array, CAE 和 CAD
技术的应用更为广泛,它们在 PCB 设计的原理图输入,自动布局布线及 PCB 分析, 以及逻辑设计,逻辑仿真布尔综合和化简等方面担任了重要的角色,
为电子设计自动化必须解决的电路建模,标准文档及仿真测试奠定了基础。硬
件描述语言是 EDA 技术的重要组成部分, VHDL 是作为电子设计主流硬件的描述
语言。本论文就是应用 VHDL 语言来实现秒表的电路设计。 VHDL 语言是标准硬
件描述语言,它的特点就是能形式化抽样表示电路结构及行为,支持逻辑设计 中层次领域的描述,借用了高级语言的精巧结构简化电路描述,具有电路模拟 与验证及保证设计的正确性,支持电路由高层向底层的综合变换,便于文档管 理,易于理解和设计重用。
