SSI组合逻辑电路设计实验报告

实验二SSI组合逻辑电路设计一、实验目的1.掌握SSI组合逻辑电路的设计流程和方法；2.掌握SSI组合逻辑电路的分析方法；3.能用基本的门电路芯片设计出符合要求的电路，并对其功能进行验证；4.了解排除组合逻辑电路故障的一般方法；5.学会用Multisim仿真软件辅助设计电路。

二、实验任务（建议学时：2学时）基本实验任务(任选两个完成)1.三个开关控制一盏灯。

设计一个三室一厅卫生间照明控制电路，要求分别安装在三个卧室的开关A、B、C都能独立控制灯Y的亮、灭。

（用一片74LS11和一片74LS04完成设计）2.设计一个四人表决器。

当对表决事件表示同意的人数≥3人时表决有效，指示灯点亮。

3.设计一个用电超载报警电路。

现有三个用电设备，其电功率分别为200W、350W、300W。

要求当总用电量超过500W 时报警灯立即点亮。

4.设计一个水泵控制电路。

有一水箱有大小两台水泵M L和M S供水，如图2-1所示。

水箱中设置了3个水位检测元件Ａ、Ｂ、Ｃ。

水位低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过Ｃ点时两水泵停止工作；水位低于Ｃ点而高于Ｂ点时M S 单独工作；水位低于Ｂ点而高于Ａ点时M L单独工作；水位低于Ａ点时M L和M S同时工作。

图2-1扩展实验任务（电类本科生必做，任选一个）1.设计一个交通灯工作状态监视电路。

（用一片74LS04和两片74LS00完成设计）路口红、绿、黄三种颜色交通灯分别表示车辆“停止”、“通行”、“缓行”三种行车状态。

正常情况下，任何时刻同一方向有且只有一盏灯被点亮，且不能全灭，否则被认为交通灯系统发生故障。

一旦系统发生故障，要求点亮“交通灯工作状态”报警灯。

2.设计一个4位数字密码锁。

（用74LS11和74LS04各一片完成设计）该锁具有ＡＢＣＤ四个输入端和一个开锁控制信号输入端Ｅ，开锁代码自定义（如0101）。

当ＡＢＣＤ四个输入代码与自定义的开锁代码一致时，按下开锁键(Ｅ=１)，锁打开(Ｙ=１)；否则电路发出报警信号(Ｚ=１)。

用SSI设计组合逻辑电路实验报告1. 简介组合逻辑电路是一种基本的数字电路，由多个逻辑门组成，它的输出仅取决于当前输入的电平状态。

本实验将使用SSI（Small Scale Integration）电路芯片设计一个组合逻辑电路，实现特定的功能。

2. 实验设备和材料•741G08集成电路芯片•7404集成电路芯片•排针•面包板•电路连接线3. 实验步骤3.1 准备工作1.将741G08芯片插入面包板的位置1。

2.将7404芯片插入面包板的位置2。

3.将排针插入面包板的位置，作为输入和输出引脚。

3.2 电路设计1.连接电源和接地，确保芯片正常工作。

2.使用电路连接线，将输入信号连接到741G08的输入引脚。

3.使用电路连接线，将输出信号连接到7404的输入引脚。

4.使用电路连接线，将7404的输出引脚连接到外部设备或其他电路。

3.3 编程设计根据实验需求，编写相应的逻辑函数表，确定每个逻辑门的输入和输出关系。

4. 实验结果根据实验设定的逻辑函数表，通过输入不同的信号，观察输出信号的变化。

根据实验结果，验证所设计的组合逻辑电路的功能和正确性。

5. 实验分析5.1 采用的电路芯片•741G08芯片：该芯片是一个4输入与门，可以实现多个输入信号的与运算。

•7404芯片：该芯片是一个非门，可以实现输入信号的取反功能。

5.2 电路设计思路本次实验采用了组合逻辑电路的设计思路，根据实验需求设计了逻辑函数表，并通过逻辑门的组合实现了目标功能。

通过实验，我们可以验证组合逻辑电路的设计与实现方法的有效性。

6. 结论本实验通过使用SSI电路芯片，设计了一个组合逻辑电路，并通过编程验证了其正确性和功能。

通过实验我们可以深入理解组合逻辑电路的设计和工作原理，并将其应用于实际的数字电路中。

参考文献1.张三, 李四. 电子电路设计基础. 机械工业出版社, 2018.2.王五, 赵六. 数字电路设计原理. 清华大学出版社, 2017.。

实验二利用SSI器件设计实用组合逻辑电路
一、实验目的：
1、学会利用SSI器件进行组合逻辑电路的设计方法
2、学会利用SSI器件在电路板上搭建实用电路，并用LED灯加以验证
二、元器件清单：
74LS00，74LS02，74LS04，74LS08，74LS20，74LS32，LED指示灯，电源，拨码盘开关
三、实验项目安排：
1、某工厂有三条生产线，耗电分别为1号线10kW，2号线20kW，3号线30kW，生产线的电力由两台发电机提供，其中1号机20kW，2号机40kW。

试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。

2、用与非门设计一个举重裁判表决电路。

设举重比赛有3个裁判，一个主裁判和两个副裁判。

只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。

3、设计一个四人表决电路，四人中一位主裁，三位副裁，主裁认可计两分，副裁认可计一分，只有当分数之和超过两分时表决才通过
要求：1）以上项目可以任选一项
2）完成从真值表—逻辑函数表达式—表达式恒等变形—逻辑电路图的详细报告（40分）
3）实际电路图的搭建与功能测试（60分）
扩展：完成两个项目（20分）。

实验三 利用SSI 设计组合逻辑电路一、实验目的1． 掌握组合逻辑电路的设计方法；2． 熟悉集成组合电路芯片的逻辑功能及使用方法。

二、实验预习要求1． 复习组合逻辑电路的设计方法；2． 根据实验任务与要求，独立设计电路； 3． 清楚本次实验所用集成门电路的管脚。

三、实验原理在数字系统中，按逻辑功能的不同，可将数字电路分为两类，即组合逻辑电路和时序逻辑电路。

组合逻辑电路在任何时刻的稳定输出仅取决于该时刻电路的输入，而与电路原来的状态无关。

用SSI 进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

掌握组合逻辑电路的设计方法，能让我们具有五彩缤纷的逻辑思维，通过逻辑设计将许多实际问题变为现实。

四、实验设备及器件五、设计举例1． 用与非门设计一个A 、B 、C 三人表决电路。

设：A 、B 、C 为输入变量，F 为输出结果。

变量取值为1表示赞成，取值为0，表示反对。

F 为1表示通过，为0表示反对。

1) 列真值表CF2) 输出逻辑函数化简与变换 根据真值表，用卡诺图进行化简： F=AB+BC+CA经两次求反，即得两级“与非”表达式F=AB+BC+CA =AB BC CA 3) 画逻辑图根据表达式，用与非门组成的逻辑电路如图3-1所示。

4) 验证电路逻辑功能按图接线，A 、B 、C 分别接相应开关，F 接指示灯，观察输入、输出状态。

六、实验任务（下列实验内容任取其二）1）用TTL 四2输入与非门（74LS00）、二4输入与非门（74LS20）设计数字密码锁控制电路。

要求：ABCD：E ： Z 1 ： Z 2 ：当控制信号：E=1时，如密码正确，则开锁；密码错误，报警E=0时，不开锁，不报警 2）用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全减器。

第1篇实验目的本实验的主要目的是：1. 掌握组合逻辑电路的基本设计方法。

2. 学习使用中规模组合逻辑器件设计组合逻辑电路。

3. 理解和实现组合逻辑电路的FPGA实现。

实验原理1. 组合逻辑电路：组合逻辑电路的输出仅依赖于当前的输入，与电路的历史状态无关。

可以通过逻辑门（如与门、或门、非门等）和逻辑函数来实现。

2. SSI逻辑器件：SSI（Small Scale Integration）是小型集成的意思，指的是集成度较低的集成电路，通常包含几个到几十个逻辑门。

3. FPGA实现：FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，可以通过编程实现各种逻辑功能。

实验内容1. 半加器设计：半加器是一种基本的组合逻辑电路，用于实现两个一位二进制数的加法运算。

它有两个输入（A和B）和一个输出（S）和一个进位输出（C）。

真值表如下：- A | B | S | C- 0 | 0 | 0 | 0- 0 | 1 | 1 | 0- 1 | 0 | 1 | 0- 1 | 1 | 0 | 1逻辑方程为：S = A'B + AB'2. 其他组合逻辑电路设计：实验中可能涉及其他组合逻辑电路的设计，如译码器、编码器、数据选择器等。

实验步骤1. 设计电路：根据设计要求，使用逻辑门和逻辑函数设计组合逻辑电路。

2. 搭建电路：使用SSI逻辑器件搭建电路。

3. FPGA实现：使用FPGA编程实现组合逻辑电路。

4. 测试电路：对电路进行测试，验证其功能。

实验报告实验报告应包括以下内容：1. 实验目的和原理。

2. 设计过程和电路图。

3. 测试结果和分析。

总结本实验旨在让学生掌握组合逻辑电路的设计方法和FPGA实现，培养学生的实际操作能力和创新思维。

通过本实验，学生可以加深对数字电子技术基础知识的理解，提高实践能力。

第2篇一、实验目的1. 理解和掌握组合逻辑器件的基本原理和功能。

2. 学会使用组合逻辑器件设计简单的逻辑电路。

实验四组合逻辑电路研究（设计性实验）一、实验目的1．掌握用SSI器件实现组合逻辑电路的方法。

2．熟悉各种MSI组合逻辑器件的工作原理和引脚功能。

3．掌握用MSI组合逻辑器件实现组合逻辑电路的方法。

4．进一步熟悉测试环境的构建和组合逻辑电路的测试方法。

二、实验所用仪器设备1．Multisim10中的虚拟仪器2．Quartus II中的功能仿真工具3．GW48-EDA实验开发系统三、实验说明1. 组合逻辑电路的设计一般可按以下步骤进行（1）逻辑抽象：将文字描述的逻辑命题转换成真值表。

（2）选择器件类型：根据命题的要求和器件的功能决定采用哪种器件。

（3）根据真值表和所选用的逻辑器件写出相应的逻辑表达式：当采用SSI集成门电路设计时，为了使电路最简，应将逻辑表达式化简，并变换成与门电路相对应的最简式；当采用MSI组合逻辑器件设计时，则不用化简，只需将由最小项构成的函数式变换成MSI器件所需要的函数形式。

（4）根据化简或变换后的逻辑表达式及选用的逻辑器件画出逻辑电路图。

2. 常见的SSI和MSI的型号（1）常见的SSI：四2输入异或门74LS86，四2输入与非门74LS00，六非门74LS04，二4输入与非门74LS20，四2输入或非门74LS02，四2输入与门74LS08等。

（2）常见的MSI：二2-4译码器74LS139，3-8译码74LS138，4-16译码器74LS154，8-3线优先编码器74LS148，七段字符译码器74LS248，四位全加器74LS283，四2选1数据选择器74LS157，双4选1数据选择器74LS153，8选1数据选择器74LS151，16选1数据选择器74LS150等。

四、实验内容（一）基本命题1．设计一个多输出的逻辑网络，它的输入是8421BCD码，它的输出定义为：（1）F1：检测到输入数字能被3整除。

（2）F2：检测到输入数字大于或等于4。

（3）F3：检测到输入数字小于7。

SSI组合逻辑电路设计实验报告华中科技大学《电子线路设计、测试与实验》实验报告实验名称：SSI组合逻辑电路设计实验（软件）院（系）：自动化学院实验成绩：指导教师：汪小燕2014 年 4 月24 日一.实验目的1.掌握用SSI（小规模数字集成电路）实现简单组合逻辑电路的方法。

2.掌握简单数字电路的安装于调试技术。

3.进一步熟悉数字万用表、示波器等仪器的使用办法。

4.熟悉用Verilog HDL描述组合逻辑电路的方法，以及EDA仿真技术。

二.实验元器件芯片74HC00 2片，74LS04 一片；若干导线,计算机；QuartusⅡ9.1集成开发环境；面包板；可编程器件实验板；专用的在系统编程电缆。

三.实验原理及参考电路组合逻辑电路的设计流程组合逻辑电路的设计步骤如下图，先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，在按照给定事件因果关系列出逻辑关系真值表。

然后用给定的器件实现简化后的逻辑表达式，画出逻辑电路图。

QuartusⅡ9.1在设计好电路之后，就可以根据设计的电路，就可以在QuartusⅡ9.1集成开发环境下，通过Verilog HDL语言编程，然后生成相应的波形文件执行仿真，最后再把程序下载到老师给的DE0板子上去，从而通过板子上LED灯的亮和不亮来确定输出的高低电平。

插板在做完仿真之后，就可以根据设计的逻辑图选择相应的芯片进行插板，通过给不同输入高低电平组合来测输出电平的高低，从而检测是否符合实验要求。

四．实验内容全加器/全减器根据给定的器件，设计一个全加器/全减器电路，使之既能实现1位加法运算又能实现1位减法运算。

当控制变量M=0时，电路实现加法运算；当M=1时，电路实现减法运算。

其框图如下所示，图中，00A B 、分别为被加（减）数和加（减数），0S 为相加（减）的结果，0C 为进（借）位。

一、首先，按照组合逻辑电路的设计流程，写出其真值表如下：二、根据真值表，。

我得到如下逻辑表达式：001010001001C M A AM B M A M AC B C S A B BA C BA BA C ----==三、根据其表达式，用与非门和非门设计的逻辑图如下所示(由于做实验的时候只有与非门和非门，设计的了逻辑图只有这两种门)【注】：我这里画的电路图和我接下来编的Verilog HDL没有关系，因为这里只用了与非门和非门，是后面插板的逻辑图，而Verilog HDL可以用多种门，逻辑图没有这么复杂。

利用SSI 设计组合逻辑电路一、实验目的1． 掌握组合逻辑电路的设计方法；2． 熟悉集成组合电路芯片的逻辑功能及使用方法。

二、实验预习要求1． 复习组合逻辑电路的设计方法；2． 根据实验任务与要求，独立设计电路； 3． 清楚本次实验所用集成门电路的管脚。

三、实验原理在数字系统中，按逻辑功能的不同，可将数字电路分为两类，即组合逻辑电路和时序逻辑电路。

组合逻辑电路在任何时刻的稳定输出仅取决于该时刻电路的输入，而与电路原来的状态无关。

用SSI 进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

掌握组合逻辑电路的设计方法，能让我们具有五彩缤纷的逻辑思维，通过逻辑设计将许多实际问题变为现实。

四、实验设备及器件五、设计举例1． 用与非门设计一个A 、B 、C 三人表决电路。

设：A 、B 、C 为输入变量，F 为输出结果。

变量取值为1表示赞成，取值为0，表示反对。

F 为1表示通过，为0表示反对。

1) 列真值表CF2) 输出逻辑函数化简与变换 根据真值表，用卡诺图进行化简： F=AB+BC+CA经两次求反，即得两级“与非”表达式F=AB+BC+CA =AB BC CA 3) 画逻辑图根据表达式，用与非门组成的逻辑电路如图3-1所示。

4) 验证电路逻辑功能按图接线，A 、B 、C 分别接相应开关，F 接指示灯，观察输入、输出状态。

六、实验任务（下列实验内容任取其二）1）用TTL 四2输入与非门（74LS00）、二4输入与非门（74LS20）设计数字密码锁控制电路。

要求：ABCD：E ： Z 1 ： Z 2 ：当控制信号：E=1时，如密码正确，则开锁；密码错误，报警E=0时，不开锁，不报警 2）用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全减器。

数字逻辑实验报告姓名：学号：专业：实验一：SSI 组合逻辑电路分析与设计一、实验目的1. 掌握用SSI ( 小规模数字集成电路) 构成的组合逻辑电路的分析与测试方法；2. 掌握组合逻辑电路的设计方法。

二、预习要求1. 熟悉门电路工作原理及相应的逻辑表达式；2. 熟悉数字集成块的引线位置及引线用途；3. 预习组合逻辑电路的分析与设计步骤。

三、实验原理组合逻辑电路是最常见的逻辑电路之一, 其特点是在任一时刻的输出信号仅取决于该时刻的输入信号, 而与信号作用前电路原来所处的状态无关。

组合逻辑电路的设计步骤如图1所示。

图1 组合逻辑电路的设计步骤四、实验内容1、设有一个监视交通信号灯工作状态的逻辑电路如表1 表1 交通灯真值表所示，图中用R 、Y 、G 分别表示红、黄、绿三个灯，并规定灯亮时为1,不亮时为0 。

用L表示故障信号,正常工作时L 为0, 发生故障时L 为 1 。

按图2接线，验证理论分析结果, 并记入表1中。

五、仿真数据表2 在线仿真结果图2 电路原理图仿真结果如下图2所示。

六、仿真实验现象分析附：所用芯片引脚图7404引脚图7400引脚图7420引脚图实验二：集成触发器一、实验目的1. 熟悉并验证触发器的逻辑功能及相互转换的方法。

2.掌握集成JK 触发器逻辑功能的测试方法。

3. 复习触发器的基本类型及其逻辑功能。

4. 进一步熟悉用双踪示波器测量多个波形的方法。

二、预习要求1.复习触发器的基本类型及其逻辑功能。

2. 掌握JK触发器的逻辑功能及相互转换的方法。

三、实验原理按触发器的逻辑功能分，有RS触发器，JK触发器，D触发器，T触发器，T‘触发器。

按触发脉冲的触发形式分, 有高电平触发、低电平触发、上升沿触发和下降沿触发以及主从触发器的脉冲触发等。

各种触发器之间的转换：四、实验内容及原理图1. 验证触发器的逻辑功能。

2. 将JK触发器转换成D触发器，并验证功能3. 将两个JK触发器连接起来, 即第二个触发器的J K 端连接在一起, 接到第一个触发器的输出端,输入分别观察和记录CP，1Q，2Q的波形, 理解二分频, 四分频的概念。

3.2 SSI组合逻辑电路的设计一、实验目的1. 掌握SSI组合逻辑电路的基本设计方法。

2. 通过实验验证所设计电路的逻辑功能。

3. 掌握实现组合逻辑电路的连接及调试方法。

学会排除一般数字电路故障的方法。

4. 了解组合逻辑电路的竞争冒险现象。

5. 进一步学习Multisim仿真软件的使用方法。

二、实验任务（建议学时：2学时）（一）基本实验任务1. 设计一个三人无弃权表决电路，试用最少的与非门实现（74LS00，74LS10）。

并设计合理的数据表格，验证设计电路的逻辑功能。

电路功能：三人无弃权表决，当同意的人数为二人以上时，通过，否则不通过。

2. 设计一个一位8421BCD码的检码电路，要求用最少的与非门实现。

采取正确的实验方法、设计合理的数据表格，验证设计电路的逻辑功能。

电路功能：当输入数码等于或大于1010时，电路应输出“1”，否则输出为“0”。

3. 设计一个列车发车信号控制电路。

设计合理的数据表格，验证设计电路的逻辑功能。

电路功能：列车分高铁、动车和快车，发车优先顺序为：高铁、动车、快车。

电路在同一时间内只给具有优先权的列车发出开车信号。

试用最少的与非门完成电路设计。

（二）扩展实验任务1. 设计一个保险箱密码锁电路。

设计合理的数据表格，验证设计电路的逻辑功能。

电路功能：该锁有规定的3位代码A、B、C的输入端和一个开箱钥匙孔信号E的输入端，锁的代码自编（如110）。

当用钥匙开箱时（E=1），如果输入代码符合设定的代码，保险箱被打开（Y=1），如果不符，电路将发出报警信号（Z=1）。

用最少的与非门实现。

3. 设计一个一位二进制全减器。

设计合理的数据表格，验证设计电路的逻辑功能。

电路功能：一位二进制全减器，用异或门和与非门实现。

（74LS00，74LS86）A i、B i、C i分别为被减数、减数、低位向本位的借位；S i、C i+1分别为本位差、本位向高位的借位。

三、基本实验条件（一）仪器仪表1. 数字逻辑实验箱1台2. 数字万用表1台（二）器材器件1. 二输入4与非门74LS00 若干块2. 三输入3与非门74LS10 若干块3. 二输入4异或门74LS86 1块四、实验原理组合逻辑电路是最常用的逻辑电路、其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。

SSI 组合逻辑电路设计班级：自动化1101 姓名：祝雷雷 学号：U201113523一、 实验目的① 了解用可编程逻辑器件实现逻辑电路的方法，掌握原理图的输入方法以 及编译、仿真和下载的过程。

② 掌握用SSI(小规模数字集成电路)实现简单组合逻辑电路的方法。

③ 熟悉用Verilog HDL 描述组合逻辑电路的方法，以及EDA 仿真技术。

二、 实验器件DE0开发板、计算机、Quartus Ⅱ集成环境、可编程器件试验板及专用的在系统编程电缆。

三、 预习要求① 按设计步骤，根据要求设计实验内容的逻辑电路图或用Verilog HDL 描 述相应逻辑电路。

② 在Quartus Ⅱ集成环境下用计算机仿真试验内容的逻辑电路。

四、 实验说明1、 组合逻辑电路设计流程先根据实际的逻辑问题进行逻辑抽象，定义逻辑装态的含义，在按照给定事件因果关系列出逻辑真值表。

然后用卡诺图或代数法化简，求出最简逻辑表达式。

最后用给定的器件实现简化后的逻辑表达式，画出逻辑电路图。

2、2线-4线译码器2线-4线译码器是能将2位的二进制代码转换成与之一一对应的有效信号，具有2个输入端，4个输出端和1个使能端的唯一地址译码器。

2个输入端变量1A 、0A 共有4种不同的状态组合，4个输出信号03Y Y 输出低电平有效，其真值表如下图所示。

0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 01 10 0 0 1使能控制端E ，当E 为1时，无论1A 、0A 为任何状态，输出全为0，译码器处于非工作状态；当E 为0时，对于1A 、0A 的某种状态组合，其中只有一个输出量为1，其余各输出量均为0。

其各输出端的逻辑表达式如下。

010Y E A A = 110Y E A A = 210Y EA A = 310Y EA A =根据逻辑表达式画出电路图。

用Verilog HDL 描述逻辑电路图如下。

3、大小比较器1位数值比较器能判断1位二进制数1A 、0A 的大小，它们只能取0或1两种值。

SSI 组合逻辑电路设计一、 实验目的1. 掌握用SSI （小规模数字集成电路）实现简单组合逻辑电路的方法。

2. 掌握简单数字电路的安装于调试技术。

3. 进一步熟悉数字万用表、示波器等仪器的使用办法。

4. 熟悉用Verilog HDL 描述组合逻辑电路的方法，以及EDA 仿真技术。

二、 实验元器件及条件集成电路 74LS00 2片；74LS86 一片 计算机、MAX+PLUS Ⅱ 10.2集成开发环境、可编程器件实验板及专用的在系统编程电缆 三、 预习要求1. 按设计步骤，根据所给器件设计实验内容的逻辑实验电路图。

2. 在附录C 中查出74LS00、74LS10和74LS86的引脚排列图。

四、 实验说明1. 组合逻辑电路的设计流程组合逻辑电路的设计步骤如图，先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，在按照给定事件因果关系列出逻辑关系真值表。

然后用给定的器件实现简化后的逻辑表达式，画出逻辑电路图。

电路“最简”的标准，是指线路所用的器件个数最少，器件的种类最少。

而且器件之间的连线也最少。

2. 组合逻辑电路设计举例 五、 实验内容1. 大小比较电路设计根据给定的器件，设计一个能判断1位二进制数A 与B 大小的比较电路。

画出逻辑图，用123,,L L L 分别表示三种状态。

即123(A B),L (A B),L (A B)L ><= 。

设A 、B 分别接至数据开关，123,,L L L 接至逻辑指示灯（或发光二极管），将实验结果记入表中。

2. 全加器/全减器电路设计根据给定的器件，设计一个全加器/全减器电路，使之能实现1位加法运算又能实现1位减法运算。

当控制量M=0时，电路实现加法运算；当M=1时，电路实现减法运算。

3. 数据选择器的设计设A ，B 为数据选择控制开端，123,,D D D 为数据输入端，L 为输出端，设计具有下表的数据选择器。

六、EDA实验内容1.在MAX+PLUSⅡ软件中，对设计的大小比较电路，全加/减器，用原理图输入方式进行仿真测试验证其逻辑功能的正确性。