数电课程设计作业-组合(V10)

数电课程设计1. 引言数电（数字电子技术）是一门计算机科学与技术专业中非常重要的课程。

在这门课程中，学生将学习到数字电路的设计原理、逻辑分析与综述、寄存器和计数器、组合逻辑电路等内容。

为了更好地巩固和应用所学知识，课程设计是不可或缺的一部分。

本文将介绍一个数电课程设计的实例。

2. 设计要求本次数电课程设计的主题是设计一个 4 位二进制加法器。

具体设计要求如下：1.采用模块化设计的思想，至少需要设计三个模块：一个用于实现全加器，一个用于实现 4 位计算过程，一个用于实现数据的存储和输出。

2.设计的加法器需要能够正确地进行两个 4 位二进制数的加法运算，并输出运算结果。

3.设计的加法器需要考虑溢出情况的处理。

4.加法器需要能够接受外部输入的两个4 位二进制数，并且能够将运算结果输出至外部。

3. 设计实现3.1 全加器模块我们首先设计一个全加器模块，用于实现单个位的加法运算。

全加器的原理是将两个输入位和上一位的进位（如果有）相加，得到两个输出：和和进位。

INPUTS: A, B, C_inOUTPUTS: Sum, C_outPROCESS:Sum = A XOR B XOR C_inC_out = (A AND B) OR (C_in AND (A XOR B))3.2 4 位计算模块接下来，我们设计一个 4 位计算模块，用于将四个全加器模块连接在一起，实现四位数的加法运算。

INPUTS: A[3:0], B[3:0]OUTPUTS: Sum[3:0], OverflowWIRE: C[4:0]PROCESS:C[0] = 0FOR i = 0 TO 3:Sum[i], C[i+1] = Full_Adder(A[i], B[i], C[i]) ENDFOROverflow = C[4]3.3 存储和输出模块最后，我们设计一个存储和输出模块，用于接收输入的两个 4 位二进制数，并将计算结果输出至外部。

数字逻辑电路实验实验报告学号：班级：姓名：实验3：组合逻辑电路(3)——组合逻辑电路设计一实验内容利用Quartus II实现0到9的Hamming码编码和解码电路，并在芯片中下载实现。

要求：实现对从0000到1001输入的编码和解码，并可发现并纠正传输中的单错，对双错不做要求。

在芯片中下载电路并在实验板上验证。

二实验原理2.1电路需求分析Hamming码是一套可定位码字传输中单错并纠正单错的编码体系，以4位二进制为例，其编解码和纠错原理如下：将7位二进制数的各位由低到高依次编号为1B、10B、11B、100B、……、111B。

其中为2的整数次幂的位（即1B、10B、100B）位校验位，其他四位作为数据位。

编码时，三个校验位分别与编号特定位为1的位上数字做奇偶校验（即编号位1B、11B、101B、111B的校验结果为1B位的值，10B、10B、100B、110B的校验结果为10B的值，100B、101B、110B和111B的校验结果为100B的值）。

偶校验在电路实现中更直接容易。

译码时，在仅考虑无错或单错的情形下，若三个校验位的校验结果均正确，则结果是四个数据位本身；若某位或某几位校验结果有错，可据此综合定位错误的位置：若仅1位校验结果有错，则错误出于该校验位本身；若2位校验结果有错，则该2位校验位所共同参与校验且不参与另一位校验的数据位结果有错；若三维结果均有错，则必然为111B位有错。

分析可知，编码电路可根据上述原理使用异或门实现，也可根据编码真值表由与门实现；译码电路中可使用3×4次异或运算生成校验结果，再由校验结果定位错误位后对相应位取反实现。

2.2Quartus软件从管脚分配到下载验证的过程Quartus中，在设计好电路的输入输出并选择合适的芯片型号后，可使用Pin Planner工具进行管脚分配：窗口下方有当前设计电路中所有的输入和输出节点，在Location中可选择对应节点对应的管脚。

实验二组合电路设计一、实验目的1.验证组合逻辑电路的功能。

2.掌握组合逻辑电路的分析方法。

3.掌握用SSI小规模集成器件设计组合逻辑电路的方法。

4.了解组合逻辑电路中竞争冒险的分析和消除方法。

二、实验设备1.数字电路试验箱2.数字万用表3.74LS00、74LS86三、实验原理1.组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单的逻辑组合电路。

组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式，真值表，卡诺图和逻辑图等几种。

2.组合逻辑电路的分析方法组合逻辑电路分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑表达式或者真值表来描述，又是也加上必须的文字说明。

分析一般分为以下几个步骤：（1）由逻辑图写出输出端的逻辑表达式，建立输出与输入的关系。

（2）列出真值表。

（3）根据对真值表的分析，确定电路功能。

3.组合逻辑电路的设计方法组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一般设计过程是：（1）通过对给定问题的分析，获得真值表。

在分析中要特别注意实际问题如何抽象成几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化真值表。

（2）通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。

四、实验内容1.测试74LS00（二输入端四与非门），74LS86（而输入端四异或门）的逻辑功能；2.用与非门，异或门设计半加半减器。

3.用与非门，异或门设计全加全减器。

五、实验过程1.半加半减器的实现（1）列出半加半减器的真值表（2）画出卡诺图S=C=（3）写出逻辑表达式并化简S=A⊕BC= (A⊕M)*B=2.全加全减器的实现（1）列出全加全减器的真值表（2）画出卡诺图S=C=（3） 写出逻辑表达式并化简 S= A ⊕B ⊕C C=(BC)+=3. 逻辑电路设计 （1） 半加半减器BM CB（2）全加全减器SC。

实验报告实验课程名称数字电子技术实验实验项目名称组合逻辑电路设计专业、班级电子信息类四班实验日期2020-05-25 姓名、学号同组人教师签名成绩实验报告包含以下7项内容：一、实验目的二、实验基本原理三、主要仪器及设备四、操作方法和实验步骤五、实验原始数据记录六、数据处理过程及结果、结论七、问题和讨论一、实验目的掌握组合逻辑电路的设计方法、设计步骤。

二、实验基本原理门电路的逻辑功能三、实验设备及器件1、直流稳压电源、信号源、示波器、万用表、面包板2、器件：74LS00 四2输入与非门，74LS86 四2输入异或门74LS10 3输入与非门，74LS153 双4选1数据选择器图4-1 74LS10内部结构及引脚排列四、操作方法和实验步骤组合逻辑电路设计的步骤大致如下：（1）根据已知条件要求列出逻辑状态表（2）写出逻辑表达式（3）运用逻辑代数化简或变换（4）画出逻辑电路图1、用74LS00（2输入与非门）、74LS10（3输入与非门）设计并实现三人表决电路。

功能：多数人（2人及以上）同意就通过（输出Y=1），少数人同意就不通过。

（1）列出逻辑状态表。

表3-1 三人表决器逻辑状态表输入输出A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1（2Y=A’BC+AB’C+ABC’+ABC =AC+AB+BC（3）将逻辑表达式转换为需要的形式。

转化为与非表达式：取两次反。

即Y=AB+AC+BC=((AB)’(AC)’(BC)’)’（4）画出电路图。

（5）按电路图接线，验证状态表思考题1：如果只使用74LS00（2输入与非门）如何实现三人表决电路？给出电路接线图并验证。

2、使用74LS86异或门、74LS00与非门，设计一个四位奇偶校验器。

功能：当A、B、C、D四位数中有奇数个1时输出Y1为1，否则Y1输出为0（奇校验）；如果四位输入有偶数个1时，Y2输出为1（偶校验）。

实验六组合逻辑电路一、实验目的1、掌握组合逻辑电路的分析、设计方法与测试方法2、了解组合电路的冒险现象及其消除方法二、实验原理1、组合电路是最常见的逻辑电路，用一些门电路可以实现具有一定功能的组合逻辑电路。

2、可以用一些常用的门电路来组合成具有其它功能的门电路。

例如，根据与门的逻辑表达式==⋅Z⋅BAAB由上式可知，可以用两个与非门组合成一个与门。

采用不同的种类、不同数量的门电路还可以组合成更复杂的逻辑关系。

3、组合电路的分析是根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。

4、组合电路的设计是根据所要求的逻辑功能，确定输入与输出之间的逻辑关系，写出逻辑函数冲，即电路存在静态0型险象。

A，存在有静态1型险象。

同理，如6-2所示电路，Z＝AA5、0-1指示器6、CC4011×3 CC4030×1 CC4071×1四、实验内容1、分析、测试用与非门CC4011 组成的半加器的逻辑功能(1)写出图6-3的逻辑表达式图6-3是由与非门组成的半加器电路图6-3由与非门组成的半加器电路（2）根据表达式列出真值表，添出表6-1中的Z1、Z2、Z3、S、C。

并画出卡诺图判断能否简化。

S= C=（3）根据6-3，在实验板上选定两个14P 插座，插好两片CC4011，并接好连线，A 、B 两输入接至逻辑开关的输出插口。

S 、C 分别接至逻辑电平显示输入插口。

按表6-2的要求进行逻辑状态的测试，并将结果填入表中，同时与上面真值表进行比较，看两者是否一致。

表6-22、分析、测试用异或门CC4030和与非门CC4011组成的半加器逻辑电路根据半加器的逻辑表达式可知，半加的和S 是A 、B 的异或，而进位C 是A 、B 的相与，故半加S i = C i =(2) 列出真值表，填入表6-3中 表（3）根据真值表画出逻辑函数S i 、C i 的卡诺图 BCSi=B iC i-1Ci=（4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入表6-4中，并与上面真值表6-3进行比较，看逻辑功能是否一致。

课程设计—组合电路
以下题目，请任选其一完成
1.密码锁
该锁有4个密码拨动开关（设定0和1）来设置密码，一个开箱钥匙孔（能接通电池）。

当用钥匙开箱时，如果输入的4位密码正确，箱被打开；否则，电路将发出警报（发光二极管亮表示）。

要求锁的密码在第一次使用时能由用户自行进行一次性设定（机械方式）。

具体要求：
1）写出该组合逻辑电路的分析和设计方法；
2）画出电路原理图，标明要使用的芯片。

2. 加法/减法器
电路可以进行两个补码数的加、减以及累加操作。

两个主输入操作数是A=a n-1a n-2…a0and B=b n-1b n-2…b0, 主输出为Z= z n-1z n-2…z0。

一个控制输入Addsub=0 时，Z= A + B; Addsub=1时，Z=A - B。

另一个控制输入Sel=0时，进行正常的Z=A ±B，而Sel=1时，则Z=Z ± B。

如果加减操作导致溢出，则另一输出信号Overflow有效。

具体要求：
1）写出该组合逻辑电路的分析和设计方法；
2）画出框图。

数字电路课程设计题目选编篇一：数电课程设计题目汇总数电课程设计题目选一、设计并制作一数字式温度计〖基本要求〗采用电桥法，利用PT~100热电阻对0~200℃测温范围进行测量并送LED数码管显示，要求测量分辨率为0.1℃,数据测量间隔时间为5秒。

〖提高要求〗1)针对不同的铂热电阻讨论不同的温度信号测量办法2)利用电路对测温电路进行非线性校正，提高测温精度(电路非线性校正和EPROM查表法非线性校正两种方法)3)讨论误差的形成因素和减少误差的措施4)进行简单的温度开关控制〖参考原理框图〗系统参考原理框图如下：〖主要参考元器件〗MCl4433(1)，LM324(1)，七段数码管(4)，CD4511(1),MC1413(1),铂热电阻使用普通精密电位器代替。

二、十二小时电子钟〖基本要求〗利用基本数字电路制作小时电子钟，要求显示时分秒；并能实现校时和校分的功能。

〖提高要求〗1)针对影响电子钟走时精度的因素提出改进方案2)增加日期显示3)实现倒计时功能4)整点报时(非语音报时)5)定时功能〖参考原理框图〗：三、电平感觉检测仪〖基本要求〗：采用光电式摇晃传感器，其检测范围为±90℃，每摇晃一度传感器就输出一个脉冲信号给计数单元，在给定时间内测量到的脉冲数目就能表明该人的电平感觉，测试时采用头戴式传感器、闭上双目，单脚立地：保持静止，开始测试。

定时时间为1分钟〖提高要求〗〖参考原理、框图〗：〖主要参考元器件〗CD4060，555，74LS74四、便携式快速心律计基本要求〗利用数字电路制作一便携式快速心律计，用于在较短时间内测量脉搏跳动速率：并使用LED显示。

〖提高要求〗1）提高测量精度的方法2)设计能比较准确测量1S内心跳的电路〖参考原理框图〗〖主要参考元器件〗CD4060，4528，4518；4511，14526 五、数字式定时开关〖基本要求〗设计并制作一数字式定时开关，此开关采用BCD拨盘预置开关时间，其最大定时时间为9秒，计数时采用倒计时的方式并通过一位LED数码管显示。

10Q级电气专业数字电子技术课程设计任务书(新)数字电子技术课程设计任务书一、课程设计目的通过本课程设计，能够综合运用所学理论知识，拓宽知识面，系统地进行电子电路的工程实践训练，培养工程师的基本技能，提高分析问题和解决问题的能力。

二、课程设计要求本课程设计分为实际设计与虚拟仿真两个环节。

实际设计应使学生学会电子系统设计的基本设计方法，包括：方案的选择、框图的绘制、单元电路的设计、元器件的选择等方面。

虚拟仿真环节应使学生学会使用电路仿真分析软件（Multisim）在计算机上进行电路设计与分析的方法。

要求学生所选课题必须在计算机上通过虚拟设计确定设计方案，通过虚拟仿真建立系统，完成设计要求。

三、课程设计内容在下列课题中选择题目；要求所有课设题目必须有详细的原理分析过程和推导，要求必须进行逻辑状态赋值。

1、设计题目：交通灯控制系统要求：●控制交叉路口的2方向红绿灯变化。

●变化时序如图1所示。

东西方向红灯亮第0-15秒，16-27秒绿灯亮，28-31秒黄灯亮；南北方向0-11秒绿灯亮，12-15秒黄灯亮，16-31秒红灯亮。

●在一个方向中设置时间显示。

设置复位开关。

●要求按课设报告格式要求写出原理分析、设计过程和设计说明。

●电路图必须用仿真软件绘制，并截图粘贴到Microsoft Word中。

图1 红绿灯控制时序2、设计题目：数字时钟要求：●显示功能：具有“时”“分”“秒”的十进制数字显示（“时”从0~23）。

●校时功能：当接通电源或数字时钟走时有偏差，能手动校时。

●整点报时：当时钟计到整点时能进行报时。

●要求按课设报告格式要求写出原理分析、设计过程和设计说明。

●电路图必须用仿真软件绘制，并截图粘贴到Microsoft Word中。

3、设计题目：多路抢答器要求：●可供不少于8名参赛选手使用。

●在主持人启动开关后，开始抢答。

●电路配有数码显示，能显示出优先抢答者的编号。

可用主持人按钮清除上一次的结果。

●要求按课设报告格式要求写出原理分析、设计过程和设计说明。

数字逻辑设计及应用课程设计一、组合逻辑设计1、题目使用74LS83构成4位二进制全加\全减器。

具体要求：1）列出真值表；2）画出逻辑图；3）用Verilog HDL进行仿真；2、设计原理a、芯片简介74LS83本身为一个4位全加器，具有A1、A2、A3、A4、B1、B2、B3、B4、C0九个输入端，其中A1、A2、A3、A4、B1、B2、B3、B4是加数和被加数的数据输入端，C0为初始进位。

S1、S2、S3、S4、C4五个输出端口，S1、S2、S3、S4为本位和，C4为进位输出。

FULL ADDERB4C0A1A2B1B2A3B3A4S3S4S2C4S17483inst74LS83逻辑图b 、设计思路由于芯片本身为4位全加器所以加法方面就只要用它自身，只要加入一个控制端来控制它进行加法还是减法和减法的实现原理即可。

在二进制中减法的运算使用其补码（two ’s complement ）来进行，把原来的正数转换为负数的补码变成加法运算。

我们知道，从一个数的原码到它的相反数的补码是进行逐位取反再在末位加1，为了实现这一加1运算可以在让电路做减法时把初始进位设为1。

加入一个控制端Adder_Subtraction 来控制电路做加法还是减法，令：Adder_Subtraction=1时电路做加法，Adder_Subtraction=0时电路做减法。

则有如下关系：初始进位端C0=~Adder_Subtraction + Adder_Subtraction & C0（初始进位输入）A1~A4不作变化B1=~B1 & ~Adder_Subtraction | B1 & Adder_SubtractionB2=~B2 & ~Adder_Subtraction | B2 & Adder_SubtractionB3=~B3 & ~Adder_Subtraction | B3 & Adder_SubtractionB4=~B4 & ~Adder_Subtraction | B4 & Adder_Subtraction3、设计结果a、Verilog 程序moduleadder(A1,A2,A3,A4,B1,B2,B3,B4,C0,Adder_Subtraction,S1,S2, S3,S4,C4);input A1,A2,A3,A4,B1,B2,B3,B4,C0,Adder_Subtraction; output S1,S2,S3,S4,C4;wire WIRE_0,WIRE_1,WIRE_2,WIRE_3,WIRE_4,WIRE_23, WIRE_6,WIRE_7,WIRE_9,WIRE_11,WIRE_12,WIRE_13,WIRE_14,WIRE_15,WIRE_16,WIRE_17,WIRE_18,WIRE_19,WIRE_21;\7483 b2v_inst(.B4(WIRE_0),.C0(WIRE_1),.A1(A1),.A2(A2),.B1(WIRE_2),.B2(WIRE_3),.A3(A3),.B3(WIRE_4),.A4(A4),.S3(S3),.S4(S4),.S2(S2),.C4(C4),.S1(S1));assign WIRE_21 = ~B3;assign WIRE_15 = WIRE_23 & WIRE_6; assign WIRE_13 = WIRE_7 & WIRE_23; assign WIRE_18 = Adder_Subtraction & B3; assign WIRE_11 = WIRE_9 & WIRE_23; assign WIRE_14 = Adder_Subtraction & B2; assign WIRE_19 = Adder_Subtraction & C0; assign WIRE_12 = B1 & Adder_Subtraction; assign WIRE_2 = WIRE_11 | WIRE_12; assign WIRE_3 = WIRE_13 | WIRE_14; assign WIRE_7 = ~B2;assign WIRE_0 = WIRE_15 | WIRE_16;assign WIRE_4 = WIRE_17 | WIRE_18; assign WIRE_6 = ~B4;assign WIRE_23 = ~Adder_Subtraction; assign WIRE_9 = ~B1;assign WIRE_1 = WIRE_19 | WIRE_23; assign WIRE_17 = WIRE_21 & WIRE_23; assign WIRE_16 = Adder_Subtraction & B4; endmoduleb、逻辑电路图利用74LS83实现加法减法逻辑电路图adderinstAdder_Subtraction C0A1B1A2B2A3B3A4B4S1S2S3S4C4利用74LS83实现加法减法器的逻辑符号Adder_Subtraction 为加法减法控制端，C0为初始进位输入端，A1~A4、B1~B4为数据输入端，S1~S4为本位和输出端，C4为进位输出端。

数字电路课程设计（5篇）第一篇：数字电路课程设计数字电路课程设计要求：1.结合所学知识设计一简单实用电路（建议选多功能数字钟），并在实验室里完成实物电路的连接调试。

2.每人独立完成一篇课程论文，论文至少2000字，可手写，也可打印（打印稿的格式另附）。

3.要求写出设计背景，理论基础，设计思路，设计过程，调试过程，仿真过程（可选），最终电路等。

4.总结所设计电路的优点，缺点，改进方向。

5.严禁抄袭，所有雷同论文均以0分计。

6.选多功能数字钟的同学在数字电路实验室完成实验。

选其它题目的同学所需软硬件资源请自行解决。

第二篇：数字电路课程设计一、设计报告书的要求： 1.封面2.课程设计任务书（题目，设计要求，技术指标等）3.前言（发展现状、课程设计的意义、设计课题的作用等方面）。

3.目录4.课题设计（⑴ 写出你考虑该问题的基本设计思路，画出一个实现电路功能的大致框图。

⑵ 画出框图中的各部分电路，对各部分电路的工作原理应作出说明。

⑶ 画出整个设计电路的原理电路图，并简要地说明电路的工作原理。

⑷ 用protel画原理电路图。

(5)用Multisim或者Proteus画仿真图。

5.总图。

6.课题小结（设计的心得和调试的结果）。

7.参考文献。

二、评分依据：①设计思路，②单元电路正确与否，③整体电路是否完整，④电路原理说明是否基本正确，⑤报告是否清晰，⑥答辩过程中回答问题是否基本正确。

三、题目选择：（三人一组，自由组合）（设计要求，技术指标自己选择）1、基于DC4011水箱水位自动控制器的设计与实现水箱水位自动控制器，电路采用CD4011四与非门作为处理芯片。

要求能够实现如下功能：水箱中的水位低于预定的水位时，自动启动水泵抽水；而当水箱中的水位达到预定的高水位时，使水泵停止抽水，始终保持水箱中有一定的水，既不会干，也不会溢，非常的实用而且方便。

2、基于CD4011声控、光控延时开关的设计与实现要求电路以CD4011作为中心元件，结合外围电路，实现以下功能：在白天或光线较亮时,节电开关呈关闭状态,灯不亮；夜间或光线较暗时，节电开关呈预备工作状态，当有人经过该开关附近时，脚步声、说话声、拍手声等都能开启节电开关。

数字电子技术第十版课程设计题目背景数字电子技术已经成为计算机科学中不可或缺的一环。

其理论可以应用于计算机硬件设计、通信技术、图像处理和控制系统等多个方面。

本次课程设计旨在让学生掌握数字电子技术的基础理论，熟悉数字电路的设计流程，锻炼实际操作的能力。

课程设计内容编写Verilog代码首先，学生需要完成一些基础的Verilog代码练习。

在这些练习中，学生将学习如何使用Verilog语言描述数字电路，并通过仿真验证其正确性。

这些基础练习包括：•门电路模拟•边沿检测器的设计•报警电路模拟•锁存器模拟•计数器设计FPGA实验其次，学生需要使用FPGA实验板进行实验。

这些实验将让学生更深入地理解数字电路的设计和实现。

•将iCEstick FPGA开发板用作数字电路学习实验平台；•程序设计用于iCEstick FPGA的带有硬件加速的ARM处理器系统；•确定数位信号来模拟并带有外部数字I/O接口的实验器进行外设设计。

综合设计在了解了基本的数字电路设计和FPGA实验之后，学生需要通过一个综合设计来应用他们的学习成果。

学生需要设计一个数字电路，使用Verilog描述其行为，并在FPGA实验板上实现。

该设计需要具备一定的专业性和创新性，可以是一个基于学生自己的兴趣、想法和实际应用的题目。

课程设计目标通过本次课程设计，学生将能够：•掌握数字电路的设计流程和基础理论；•熟悉使用Verilog语言描述数字电路和验证其正确性；•熟悉FPGA实验板的使用和数字电路的实现；•培养独立思考、解决问题和创新意识。

总结通过本次数字电子技术第十版课程设计，学生将获得宝贵的实践经验，为将来的专业发展打下坚实的基础。

在本课程设计中，学生的独立思考和解决问题的能力将得到很好的锻炼，并通过综合设计激发学生的创新意识。

同时，本次课程设计将有助于学生进一步熟悉数字电子技术和FPGA实验的应用，为他们未来的学习和工作奠定了良好的基础。

实验一组合逻辑电路分析与设计2016.10.5目录目录一、实验内容 (3)1.实验目的 (3)2.实验仪器及器件 (3)二、分析设计及实验步骤 (4)1.组合逻辑电路的分析 (4)2.组合逻辑电路的设计 (6)3.实验步骤 (6)三、实验结果及讨论总结 (7)1.实验结果 (7)2.讨论及思考题 (8)3.总结与心得 (9)实验内容一、实验内容1.实验目的（1）掌握组合逻辑电路的分析方法，并验证其逻辑功能。

（2）掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现之。

（3）熟悉示波器与逻辑分析仪的使用。

2.实验仪器及器件（1）数字电路实验箱、数字万用表、示波器（2）虚拟器件：74LS00,74LS86,74LS19774LS0074LS8674LS197二、分析设计及实验步骤1.组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能（1）由给定的组合逻辑电路写函数式（2）对函数式进行化简或变换由以上卡诺图进行化简可得G3=Q3G2=Q2⊕Q3G1=Q1⊕Q2G0=Q0⊕Q1（3）根据最简式列真值表G0=Q0⊕Q1Q0 Q1 G20 0 00 1 11 0 11 1 0（4）确认逻辑功能根据已得逻辑表达式及真值表易知：G3与Q3相同，G2、G1、G0的逻辑功能相当于异或门（即当两输入相同时输出0，两输入不同时输出1）2.组合逻辑电路的设计（1）真值表及函数式可见以上1.组合逻辑电路的分析（2）画出电路图四个输出D1、D2、D3、D4分别相当于G3、G2、G1、G03.实验步骤（1）用逻辑开关模拟二进制代码输入，并把输出接“0-1”显示器（即是实验箱右上角的LED 灯）检查电路，看电路是否正常工作。

（2）用集成异步下降沿触发的异步计数器74LS197构成十六进制计数器作为代码转换电路的输入信号源。

74LS197的CP0接连续脉冲作为时钟输入，Q0与CP1连接，将MR、PL接HIGH，则Q3、Q2、Q1和Q0就是十六进制计数器的输出。

组合逻辑电路的课程设计组合逻辑电路的课程设计1、设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、B、C、D4个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编。

当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报（可用发光二极管亮表示）。

具体要求：1）写出该组合逻辑电路的分析和设计方法；2）参考有关资料画出原理图，找出要使用的芯片；3）画出真值表以验证是否真确；4）使用Verilog HDL语言进行仿真。

2、试用十按键联动开关，与非门和七位显示数码管设计一个显示0-9的手动记分控制电路。

具体要求： 1)阐述设计思路；2）列出真值表；3）画出设计的逻辑图；4）试用Verilog HDL对所画电路进行仿真；5）试设计两种方案完成此项设计。

3、使用74LS83构成4位二进制全加\全减器。

具体要求：1）列出真值表；2）画出逻辑图；3）用Verilog HDL进行仿真；4、设计一个多通道数据分时传送系统。

提示：多通道数据分时传送系统原理是，通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．数据分配器选用74154，为4～16线译码器，数据选择器选用74151A，为8选1数据选择器。

具体要求：1）列出真值表；2）画出逻辑图；3）试用Verilog HDL进行仿真；时序逻辑电路的课程设计1、出租车计价器设计内容：1）进行需求分析，确定总体框架；2）画出逻辑图；3）对设计的电路进行仿真；设计要求：1)根据出租车上的速度传感器传来的脉冲个数和设置的里程单价来计算对应的总价格，并将总价格通过LED实时显示；2)起步价可以设置；3）里程单价可以设置；4）可以对总价格进行复位，从而为下次计费做好准备；设计提示：本设计应主要实现两个功能，显示行驶里程与总价。

行驶里程的计算可由计数器实现，每一个脉冲假设为1Km。