当前位置：文档之家 › 基于Cadence软件高速PCB设计的信号完整性仿真

基于Cadence软件高速PCB设计的信号完整性仿真

  • 格式：docx
  • 大小：42.58 KB
  • 文档页数：9

基于Cadence软件高速PCB设计的信号完整性仿真

邓素辉;谭子诚;鄢秋荣;刘明萍;周辉林

【摘 要】The common signal integrity (SI) problems of signal reflection and

crosstalk in high-speed PCB were studied by using the analysis tool of PCB

SI in the Cadence software.The simulation steps were given in detail and

the waveforms of the simulation were shown.The results show that several

methods of termination matching can be applied to solve the reflection

problems.Adjusting the line spacing can effectively reduce the signal

crosstalk phenomenon.The improvements of signal integrity in PCB were

displayed obviously,the method is very helpful in undergraduates' teaching

of the EDA design.%基于Cadence软件的PCB SI工具,对高速PCB信号完整性常见问题中的反射和串扰进行了仿真分析.演示了具体的仿真步骤,给出了仿真波形.仿真结果表明,使用不同的端接匹配方式实现了信号反射问题的改善,使用改变线间距的方法减少了信号串扰.直观的展示了PCB仿真设计能够改善信号完整性问题,可用于EDA设计的本科教学实验演示.

【期刊名称】《实验室研究与探索》

【年(卷),期】2017(036)012

【总页数】5页(P116-120)

【关键词】高速PCB;信号完整性;反射;串扰

【作 者】邓素辉;谭子诚;鄢秋荣;刘明萍;周辉林 【作者单位】南昌大学信息工程学院,南昌330031;南昌大学信息工程学院,南昌330031;南昌大学信息工程学院,南昌330031;南昌大学信息工程学院,南昌330031;南昌大学信息工程学院,南昌330031

【正文语种】中 文

【中图分类】TN41

0 引 言

随着电子产品朝着高速率、高密度、小体积的方向发展，电子系统设计领域已经进入GHz及以上的设计领域。印制电路板(Print Circuit Board, PCB)作为电子系统的载体，也正朝着布线密度增加，叠层数增加，信号工作频率变得更高的方向发展。高速PCB的导线互连和板层特性对系统的影响已不能被忽略，PCB的电气特性成为影响系统性能的最重要因素。如果在高速PCB系统设计过程中处理不当，会导致系统出现信号串扰、反射、时序等信号完整性问题[1]，严重时可能导致设计出来的电路板不能工作。为了避免此类问题，在PCB生产前，高速PCB系统设计中开展信号完整性仿真已成为一种必要的趋势。

1 信号完整性问题

信号完整性(SI)是指信号在信号线上传输质量的好坏。发送端发出的信号可以被接收端正确接收，而且保证逻辑电平和时序的正确性，则该电路有较好的信号完整性[2]。否则，当信号不能正常响应时，就出现了信号完整性问题。在高速电路日益发展下，信号完整性问题主要指的是在高速产品中由互连线引起的所有问题[3]。常见的对高速数字电路有两种定义，一是认为工作在超过45 MHz的数字电路占到整个系统电路的1/3，就称该系统电路为高速电路[4]；二是认为，当信号的上升/下降沿时间小于6倍的信号传输延时，也称为高速信号[5]。随着时钟频率的快速提高和系统的信号边沿越来越陡，PCB的印制线互连和板层特性对系统电气性能的影响也越来越大，此时的连接线是带有电阻、电容、电感的复杂网络，信号线必须认为是传输线[6]。我们必须要考虑PCB走线、叠层结构的设置、网络拓扑结构等影响信号完整性的因素[7]。传输线的模型主要有微带线和带状线[8]。微带线的特性阻抗表示为：

带状线特性阻抗表示为：

式中：εr是电路板材料的相对介电常数；w是导线宽度；t是导线所用铜皮厚度；h是介电质层厚度。

2 信号完整性问题的仿真过程

2.1 仿真软件的介绍

针对高速PCB板设计，使用Cadence软件进行SI问题的仿真分析[9]。Cadence公司开发的SpecctraQuest软件是一款集成了原理图构思、PCB设计、PCB SI仿真在内的高速系统设计软件，能完成PCB布线前后的信号完整性分析[10-11]。主要使用SpecctraQuest菜单下的SigXplor设计工具仿真实际物理设计中的各种参数，进行走线拓扑结构的编辑，定义和控制特性阻抗、驱动、负载类型和数量等，开展信号仿真分析。图1给出的是SigXplorer的软件界面。在这个界面中可以调出关键信号的网络拓扑结构。软件下方的“Results”窗口查看仿真的结果。“Measurements”窗口用于选择电磁干扰、反射、串扰等仿真条件。“Parameters”窗口对拓扑结构中的器件参数进行设置。软件左侧的工具栏给拓扑结构添加的器件模型，包括电容、电阻、激励源、传输线(微带线和带状线)等。

图1 SigXplorer软件界面

2.2 以反射的仿真为例，说明PCB SI的仿真过程 信号反射是影响信号完整性的最基本问题之一。传输线的阻抗和负载阻抗不匹配就会导致信号的反射[12]，反射电压信号幅值由负载系数

决定。式中：RL为负载阻抗；Z0为传输线的特性阻抗。当RL=Z0时，ρL=0，此时没有反射。因此，根据传输线的特性阻抗进行终端匹配，就能消除反射。当阻抗不匹配时，信号发生发射，信号中的一些被折回源端。若源端阻抗和传输线阻抗不匹配，就会引起再度反射。反射电压有正负之分，如果反射的信号很强，会叠加在原始信号上，造成逻辑状态混乱，使得接收到错误的数据，可能会引起延时、过冲/下冲和振铃现象 [13-14]。根据以上分析，减小和消除反射的方法是根据传输线的特性阻抗在其源端或接收端进行阻抗匹配。

下面用Cadence软件建立一个简单的反射模型进行仿真分析，步骤如下：

(1)首先打开PCB SI仿真软件，提取一个高速信号线的拓扑结构，如图2所示。U1为驱动端，信号源为脉冲PULSE,P2为接收端。传输线TL2为微带线，阻抗为55.823 Ω，线长40.435 mm(1 591.921 mil)。这些互连线和器件模型参数在“Parameters”中进行设置，如图3所示。

图2 反射仿真模型

图3 反射模型互连线和器件模型参数设置界面

(2)点击窗口菜单栏中的“Analyze”，选择“Preference”，打开Analysis

Preferences窗口，设置激励信号的参数，如图4所示。

图4 激励信号的参数设置窗口 (3)单击驱动元件字符“U1”，弹出“IO Cell(U1)Stimulus Edit”窗口，给驱动端设置信号源(如方波信号、上升沿信号、下降沿信号、高电平信号、低电平信号等)。将“Stimulus State”栏的“Pulse”勾上，选择为方波信号为发射端波形。

(4)SigXplorer 提供了选择电磁干扰、反射、串扰等仿真类型，在“Measurements”中勾选上“Reflection”，来测量反射量。

(5)在菜单栏中选择“Analyze”，选择“Simulate”，进行仿真。仿真后的波形在Results栏中查看，仿真结果如图5所示。由图可见，未匹配阻抗的接收端信号出现了过冲和下冲，波形出现失真。

图5 未匹配阻抗的信号反射仿真(蓝色为发射端波形，红色为接收端波形)

在仿真软件中，通过对传输线特性阻抗的调整，阻抗匹配等方式来消除反射，获得发射端、接收端更相符的波形。最常用的方法有源端阻抗匹配和终端阻抗匹配的两类端接方法。

(1)源端阻抗匹配。通过对图2所示的电路进行源端端接匹配，在信号输出的源端串接一个电阻，如图6所示。该电阻阻抗加上源端器件的内阻要求等于传输线阻抗，即内阻抗+电阻抗=传输线阻抗。本实验中选取了一个接近传输线阻抗的电阻，阻值设为50 Ω。匹配仿真结果如图7所示，输出波形得到了改善，没有出现信号过冲和下冲。

图6 源端阻抗匹配仿真模型

图7 源端阻抗匹配后的仿真(蓝色为发射端波形，红色为接收端波形)

(2)终端阻抗匹配。将图2所示的电路进行终端端接匹配，能够起到消除信号的反射的作用，端接方式包括上拉电阻匹配、下拉电阻匹配、戴维南端接匹配，如图8所示。仿真结果如图9所示。3种端接方式的输出的信号没有出现明显的过冲和下冲，信号波形没有失真。在图9(a)、(b)中，上拉或下拉电阻匹配的方式会将低电平抬高或高电平拉低，使得噪声容限减小，同时增加直流功耗，这样的方式适用于多负载电路中。图9(c)中，信号的电平均被抬高或拉低，同样增加了直流功耗，电阻的阻值较难选择，需要通过仿真结果来确定阻值大小，适用于多负载电路中或SSTL/HSTL电路中。

图8 3种终端阻抗匹配仿真模型

下一步，比较了不同信号频率下，这两类端接方式减少反射的效果。将信号频率分别设置为100 MHz和500 MHz，信号模式为“1010 0100 1011”。每种频率下，分别利用源端阻抗匹配或者终端阻抗匹配的方式来减小反射，接收端波形仿真结果如图10、11所示。在100 MHz速率下，两种匹配方式的接收端接收到的信号波形没有失真；在500 MHz速率下，两种匹配波形已经失真，但图11(b)波形失真程度比图10(b)更小。因此，对于更高速率的信号，终端阻抗匹配减少反射的效果更好。

(a) 上拉电阻匹配

(b) 下拉电阻匹配

(c) 戴维南端接匹配

图9 3种终端阻抗匹配后的仿真结果

(a)100 MHz

(b)500 MHz 图10 不同信号速率下的源端阻抗匹配仿真

2.3 以串扰的仿真为例，说明PCB SI的仿真过程

当电路板上相邻两根导线间距很近时，如果一根导线上的信号进行传输，可能在附近的导线上产生干扰噪声，这就是串扰[15]。串扰可以分为容性串扰和感性串扰。

(a)100 MHz

(b)500 MHz

图11 不同信号速率下终端阻抗匹配仿真

容性串扰是一根传输线上的电压变化会在被干扰线上引起耦合电流ICm导致电磁干扰。感性串扰是因为一根传输线的电流沿着导线传输过程中，它的电磁场变化会在靠近的传输线上产生反向的磁场，使得邻近的传输线产生方向相反的耦合电流ILm。容性串扰和感性串扰都正比于信号变化率，因而在高速电路设计中，这种噪声不可忽略。使用Cadence软件进行串扰仿真设置步骤如下：

(1)如图12所示的电路结构中，OUT1、OUT2分别为两根相邻的信号线。类似反射的步骤中，在“Parameters”中设置互连线和器件参数，线宽设为0.203

mm(8 mil)，线间距为0.127 mm(5 mil)；在“Analysis Preferences”中设置信号参数。

合集下载

cadence信号完整性仿真步骤

cadence信号完整性仿真步骤

IntroductionConsider the proverb, “It takes a village to raise a child.” Similarly, multiple design team members participate in assuring PCB power integrity (PI) as a design moves from the early concept phase to becoming a mature product. On the front end, there’s the electrical design engineer who is responsible for the schematic. On the back end, the layout designer handles physical implemen-tation. Typically, a PI analysis expert is responsible for overall PCB PI and steps in early on to guide the contributions of others. How quickly a team can assure PCB PI relates to the effectiveness of that team. In this paper, we will take a look at currently popular analysis approaches to PCB PI. We will also introduce a team-based approach to PCB PI that yields advantages in resource utilization and analysis results. Common Power Integrity Analysis MethodsThere are two distinct facets of PCB PI – DC and AC. DC PI guarantees that adequate DC voltage is delivered to all active devices mounted on a PCB (often using IR drop analysis). This helps to assure that constraints are met for current density in planar metals and total current of vias and also that temperature constraints are met for metals and substrate materials. AC PI concerns the delivery of AC current to mounted devices to support their switching activity while meeting constraints for transient noise voltage levels within the power delivery network (PDN). The PDN noise margin (variation from nominal voltage) is a sum of both DC IR drop and AC noise.DC PI is governed by resistance of the metals and the current pulled from the PDN by each mounted device. Engineers have, for many years, applied resistive network models for approximate DC PI analysis. Now that computer speeds are faster and larger addressable memory is available, the industry is seeing much more application of layout-driven detailed numerical analysis techniques for DC PI. Approximation occurs less, accuracy is higher, and automation of How a Team-Based Approach to PCB Power

cadence信号完整性仿真步骤.

cadence信号完整性仿真步骤.

Introduction

Consider the proverb, “It takes a village to raise a child.” Similarly, multiple design

team members participate in assuring PCB power integrity (PI as a design moves from

the early concept phase to becoming a mature product. On the front end, there’s the

electrical design engineer who is responsible for the schematic. On the back end, the

layout designer handles physical implemen-tation. Typically, a PI analysis expert is

responsible for overall PCB PI and steps in early on to guide the contributions of others.

How quickly a team can assure PCB PI relates to the effectiveness of that team. In this

paper, we will take a look at currently popular analysis approaches to PCB PI. We will

also introduce a team-based approach to PCB PI that yields

advantages in resource utilization and analysis results.

Cadence的PCB仿真

Cadence的PCB仿真

重庆邮电大学本科毕业设计论文

1 【摘要】

随着微电子技术和计算机技术的不断发展，信号完整性分析的应用已经成为解决高速系统设计的唯一有效途径。借助功能强大的Cadence公司SpecctraQuest仿真软件，利用IBIS模型，对高速信号线进行布局布线前信号完整性仿真分析是一种简单可行行的分析方法，可以发现信号完整性问题，根据仿真结果在信号完整性相关问题上做出优化的设计，从而缩短设计周期。

本文概要地介绍了信号完整性(SI)的相关问题，基于信号完整性分析的PCB设计方法，传输线基本理论，详尽的阐述了影响信号完整性的两大重要因素—反射和串扰的相关理论并提出了减小反射和串扰得有效办法。讨论了基于SpecctraQucst的仿真模型的建立并对仿真结果进行了分析。研究结果表明在高速电路设计中采用基于信号完整性的仿真设计是可行的, 也是必要的。

【关键字】

高速PCB、信号完整性、传输线、反射、串扰、仿真

重庆邮电大学本科毕业设计论文

2 Abstract

With the development of micro-electronics technology and computer technology，application of signal integrity analysis is the only way to solve high-speed system

design. By dint of SpecctraQuest which is a powerful simulation software, it’s a

simple and doable analytical method to make use of IBIS model to analyze signal

integrity on high-speed signal lines before component placement and routing. This

利用CadenceAllegro进行PCB级的信号完整性仿真

利用CadenceAllegro进行PCB级的信号完整性仿真

收稿日期:2002-04-03

利用CadenceAllegro进行PCB级的信号完整性仿真SignalIntegritySimulationwithAllegroforPCBBoardDesign

李　新LiXin 张　琳ZhangLin(西安电子科技大学　西安　710071)　(西安大唐电信有限公司　西安　710075)(XidianUniversity,Xi′an,710071,China) (Xi′anDatangTelecom,Xi′an,710075,China)摘　要　在高速PCB设计过程中,仅仅依靠个人经验布线,往往存在巨大的局限性。利用Cadence的Allegro软件包对电路进行PCB级的仿真,可以最优化线路布局,极大地提高电路设计质量,从而缩短设计周期。本文结合作者的实际设计经验,介绍使用Cadence的一般步骤并列举在使用过程中所发现的一些问题。关键词　高速PCB布线　Allegro文件转换　信号完整性仿真 随着信息宽带化和高速化的发展,以前的低速PCB已完全不能满足日益增长信息化发展的需要,而高速PCB的出现将对硬件人员提出更高的要求,仅仅依靠自己的经验去布线,会顾此失彼,造成研发周期过长,浪费财力物力,生产出来的产品不稳定。一般认为高速PCB是指其数字信号边沿上升时间小于4倍信号传输时延,这种高速PCB的信号线必须按照传输线理论去设计,否则将会严重影响信号的完整性。Cadence公司针对PCBDesignStudio发布一个功能非常实用的高速电路设计及信号完整性分析的工具选件ALLEGROPCB。利用这个仿真软件能够根据叠层的排序,PCB的介电常数,介质的厚度,信号层所处的位置以及线宽等等来判断某一PCB线条是否属于微带线、带状线、宽带耦合带状线,并且根据不同的计算公式自动计算出信号线的阻抗以及信号的反射、串绕、电磁干扰等等,从而可以对布线进行约束以保证PCB的信号完整性。下面根据我们的具体实践,介绍其基本使用方法。由于我们在实际设计过程中,通常使用ORCAD进行电路前期设计,得到的是电路的max文件。为了利用Cadence进行电路仿真,首先需要将ORCAD的max文件转换为ALLEGRO的brd文件。完成这一转换的工具是Cadence公司提供的一组附件,该附件包含4个文件,分别是Layout1ctl,Layout1fnt,layout1ini和Toallero1exe。使用时,需要设置好路径和环境变量,然后运行Toallegro1exe文件,在提示下输入所要转换的max文件名,就可以将max文件转换为brd文件。但是需要特别注意的是,转换后的brd文件与原来的max文件相比有一些隐蔽性的问题,列举如下:首先,元件的焊盘名和封装名会出现问题,在ORCAD中合法的命名规则在ALLEGRO中则可能不合法。例如:在ORCAD中可这样定义一个封装名“SBGA󰃙1127M󰃙L31󰃙W31󰃙P304”,但是在转换至AL2LEGRO的brd文件时会转变为“SB2GA127ML31W31P304”;而在ORCAD中定义的焊盘名“9DTI01038X01032”在转换至ALLEGRO的brd文件时会转变为“9DTI0_038X0_032”。即,它将封装名的“󰃙”删掉,而将焊盘名的“1”改为“_”。有的焊盘名如果与ALLEGRO中的一些关键字重名,必须将其改名才能转换成功。第二,它会给PCB自动加上默认叠层,然而OR2CAD中没有叠层的选项。第三,它不能将原来的各种线宽、间距带到AL2LEGRO中。第四,在将ORCAD的max文件转换至ALLE2GRO的brd文件后,有时会发现转换后的brd文件在ALLEGRO中虽然能够正常打开,但是却不能正常存盘,它只能将PCB的brd文件存为31SAV文件。解决的方法是在DOS环境下执行dbfix命令纠正该错误。第五,转换至ALLEGRO的brd文件的装焊层有些元件值没有带过来,因此不能在ALLEGRO的brd文件中输出装焊图。第六,也是最重要的一点,在ALLEGRO中自动加上叠层后,将原来的通孔焊盘按照默认叠层结构自动改变,如果要调整叠层结构,就必须对每一个通孔焊盘进行修改,否则会出现很严重的后果。因为在AL2LEGRO中每一层都定义了各种焊盘,根据不同的层38《现代电子技术》2002年第6期总第137期 仿真与测试