数字电子时钟设计

电子技术课程设计

数字电子时钟的设计

摘要:

设计一个周期为24小时,显示满刻度为23时59分59秒,具有校时功能与报时功能的电子钟。本系统的设计电路由时钟译码显示电路模块、脉冲逻辑电路模块、时钟脉冲模块、整电报时模块、校时模块等部分组成。计数器采用异步双十进制计数器74LS90,发生器使用石英振荡器,分频器4060CD及双D触发器74LS74D,整电报时电路用门电路及扬声器构成。

一、设计的任务与要求

电子技术课程设计的主要任务就是通过解决一,两个实际问题,巩固与加深在“模拟电子技术基础”与“数字电子技术基础”课程中所学的理论知识与实验技能,基本掌握常用电子电路的一般设计方法,提高电子电路的设计与实验能力,为以后从事生产与科研工作打下一定的基础。电子技术课程设计的主要内容包括理论设计、仿真实验、安装与调试及写出设计总结报告。衡量课程设计完成好坏的标准就是:理论设计正确无误;产品工作稳定可靠,能达到所需要的性能指标。

本次课程设计的题目就是“多功能数字电子钟电路设计”。要求学生运用数字电路,模拟电路等课程所学知识完成一个实际电子器件设计。

二、设计目的

1、让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统

的设计、安装、测试方法;

2、进一步巩固所学的理论知识,提高运用所学知识分析与解决实际

问题的能力;

3、提高电路布局﹑布线及检查与排除故障的能力;

4、培养书写综合实验报告的能力。

三、原理方框图如下

1、图中晶体振荡电路由石英3

2、768KHZ及集成芯。

2、图中分频器4060BD芯片及D触发器构成分频器。

3、计数器由二——五——十73LS90芯片构成。

4、图中DCD_HEX显示器用七段数码显示器且本身带有译码器。

5、图中校时电路与报时电路用门电路构成。

四、单元电路的设计与元器件的选择

1、十进制计数电路的设计

74LS90集成芯片就是二—五—十进制计数器,所以将INB与QA 相连;R0(1)、R0(2)、R9(1)、R9(2)接地(低电平);INA作为脉冲输入;QA、QB、QC、QD作为输出就可构成十进制计数器。接线如下图所示。

2、六进制电路的设计

74LS90集成芯片就是异步清零二—五—十进制计数器。所以采用反馈清零法将INB接QA;QB接R0(1);QC接R0(2);R9(1)、R9(2)接地(低电平);INA作为脉冲输入;QA、QB、QC、QD作为输出就可构成六进制计数器。接线图如下图所示。

3、二十四进制计数电路的设计

74LS90集成芯片就是二—五—十BCD码进制计数器。用反馈清零法构成:个位“4”对应“0100”,十位“2”对应“0010”,所以将U14的QC接U15的INA进行级联,U15的QB接U15、US14的R0(2)、R0(1),U14的QC接U15、U14的R0(1)、R0(2)。接线图如上图所示。

4、六十进制计数电路的设计

六十进制计数器的个位就是十进制,十位就是六进制。所以用两

片74LS90集成芯片分别接成十进制与六进制计数器,将十进制计数器的QC接六进制的INA即可构成六十进制计数器。接线图如下图所示。

5、时间计数电路的设计

用6片74LS90构成的两个六十进制与二十四进制计数器。将秒位六十计数器十位的QD接分位六十计数器个位的INA,分位六十计数器十位的QD接时位二十四计数器个位的INA即可构成时间计数电路。显示器接各计数器的输出QD、QC、QB、QA;输出QA、QB、QC、QD、QE、QF、QG接七段数码显示器的a、b、c、d、e、f、g。接线图如上图所示。

6、时钟电路的设计

用石英R145-32、768KHZ构成振荡器如下图所示。时间计数电路需要秒脉冲信号,分频电路采用4060BD-14分频,所以振荡器输出为2Hz,再由双位D触发器分频得1hz的脉冲波。接线图如下图所示。

7、校时电路的设计

当开关闭合时,分或者时自动校准。

8、整点报时电路的设计

四输入与门集成芯片U36A-AND4的上两脚接分十位计数器的QA、QC;下两脚接分个位计数器的QA、QD;U37A-AND4的中间两脚接秒的十位QA、QC,最下端的脚接秒个位QA,U30A上端接高于U29A下端的电频,U30与U32Z之间接秒的个位QD。这样就会在59分51、53、55、

57、59秒的时候U29:输出高电平,蜂鸣器发声。接线图如下图所示。

五、系统电路总图及原理

数字电子钟的电路总图如下图所示。用石英R145-32、768KHZ构成振荡器构成的振荡电路、分频器、计数器、译码器、显示器、校时电路与报时电路组成。用石英R145-32、768KHZ构成振荡器构成的振荡电路产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过“时”、“分”、“秒”译码器显示时间。校时电路就是用与非门构成的组合逻辑电路,在对时个位校时时不影响分与秒的正常计数;在对分个位校时时不影响时与秒的正常计数。报时电路就是由四输入与非门与二输入与非门构成的组合逻辑电路,当计时到59分51、53、55、57、59秒时,蜂鸣器都发声报时,59秒时最响。

六、经验体会

虽然我们学习了模电与数电,对电子技术有了一些初步了解,但那都就是一些理论的东西。通过这次数字电子钟的课程设计,我们才把理论与实践相结合。从中对我们学到的知识有了进一步的理解。

为期一周的课程设计使我更进一步地熟悉了集成芯片的结构及掌握了各芯片的工作原理与其具体使用方法,也锻炼了自己独立思考问题的能力与通过查瞧资料来解决问题的习惯。虽然这只就是一次简单的课程设计,但通过这次课程设计我们了解到课程设计的一般步骤与设计中应该注意的问题。设计本身并不就是有很重要的意义,而就是同学们对待问题时的态度与处理事情的能力。设计中最重要的就是设计的思想,设计的过程与设计电路中的每一个环节,电路中各个部分的功能就是如何实现的。同时对普通计数器如何构成n进制计数器有了更深刻的了解与掌握,对自我的实践操作能力也有了很高的提升。