CMOS实验一
- 格式：doc
- 大小：176.00 KB
- 文档页数：6
福州大学物信学院
《模拟集成电路设计》
课内实验报告
实验题目：电流镜的设计
组别：第18 组
*名：***
学号：*********
同组姓名：刘界辉
系别：微电子系
专业：微电子学
年级：12级
指导老师：***
实验时间：2014.11.18
一、 实验目的
1、 学习电路中管子尺寸的设计和偏置电压的选择
2、 熟悉电流镜精度，共源共栅结构输出阻抗等共源共栅电流源的特性
3、 管子随外加电压饱和线性变化等理解。
二、 实验器材
实验软件：Hspice
实验工艺： 2.5V 0.25um MOS 工艺模型
三、 实验内容
（注:V V B 4.1=um L 3.0= (W/L)1=(W/L)2=(W/L)4=0.70 (W/L)2=1.99 ）
1. 按上图连好电路，其中 VDD=
2.5V ，IREF=10uA ，M1~M4 的尺寸自定，Vb 根
据所选管子尺寸和 IREF 的值自己选定（注 Vb<VDD ），其中(W/L)1= (W/L)2=(w/L)4。
把所选的尺寸和电路图画在实验报告上，并标出当 Vtest=2.5V 时，Iout1 和 Iout2 的值。
当Vtest=2.5V 时，Iout1 =9.47uA Iout2=12.2uA 计算过程如下：
432.00=TH V 553.0=TH V 167.0=λV V 4.1=
V V X 7.0= 359.5-=E C OX
uA
W L W V V V L
W C U I uA
W W W L
W L W L W V V V L
W C U I uA I V V I I DS TH GS OX n RFE DS TH GS OX n OUT OUT DS DS RFE OUT 60.099.1)(
)1()()(2121.070.0)()()()1()()(2169.121133323421421442044221
42=⇒=⇒+-====⇒===⇒+-==⇒++=λλλλ
2. Vtest 从 0V 变到 2.5V ，观察两个输出支路的输出阻抗的变化，真出结果
曲线，画出曲线图。
3. Vtest 从 0V 变到 2.5V ，观察两个输出支路的输出电流的变化，仿真出结
果曲线，画出曲线图。
4.画出 Vtest 从 2.5V 变到 0V ，VY 的变化曲线，观察 M3、M2 进入线性区
的先后。
如图：M3先进入线性区
四、实验仿真波形及原理分析
如上图所示：随着Vtest从2.5V减小到0V的过程中电流输出阻抗，以及y点的电位都会发生一定的变化。
Y：随着Vtest的减小，y点电位首先不变然后逐渐减小，直至到0，这是因为共源共栅电路对y点电位的屏蔽特性导致的，其中y点电位减小点为M3进入线性区的时刻所对应的点。
输出电流（Iout1和Iout2）：随着测试电压的逐渐变小，输出电流也在y 点电压变小的那一刻逐步减小。
Rout1：随着测试电压的变化，M3端输出阻抗先不变随后变小。
Rout2：当测试电压从小到大过程中，Rout2先增大后减小。
其中减小是因为随着测试电压的增大，Id2增大，导致ro2减小，所以在输出阻抗约等于ro2的情况下Rout2减小。
五、实验总结
根据上述分析，仿真的结果和我们当初设计的结果虽然在一定程度上存在误差，但是总体来说还是比较符合的，说明电路设计基本正确，可以使用。
通过本次试验验证，可以得到以下结论：
1）、共源共栅电流镜结构可以精确地复制镜像电流。
2）、共源共栅结构电流镜可以有效的抑制沟道长度调制效应。
3）、共源共栅结构电流镜具有较高的输出阻抗。
4）、共源共栅具有屏蔽特性。
