当前位置：文档之家 › 超大规模集成电路基础

超大规模集成电路基础

  • 格式：pdf
  • 大小：507.77 KB
  • 文档页数：52
¨ 生成一层薄的二氧化硅（典型厚度0.1
数字集成电 数字集成电
Computer Department of SJTU
15
nMOS自对准制造工艺
n
7.自对准
¨ 去除表面的氧化层，在高温下通以含n型杂质
的气体（如磷）对源、漏区进行n扩散
¨ 多晶硅和下面的氧化层起着掩膜屏蔽的作用
（称为自对准）
数字集成电 数字集成电
数字集成电 数字集成电
Computer Department of SJTU
7
Cross-Section of CMOS Technology
数字集成电 数字集成电
Computer Department of SJTU
8
MOS管
n MOS管概述
nMOS自对准制造工艺 n MOS管工作原理 n MOS管的伏安特性 n MOS管的工作区间 n MOS管的电容特征 n MOS管的二级效应
Computer Department of SJTU
20
数字集成电 数字集成电
电子束掩模板的制作
在单面度铬的玻璃板上涂上一层对电子束 敏感的光刻胶 n 将用户提交的掩模板数据装入电子束制版 设备 n 将度铬玻璃板装入制版设备进行曝光 n 将曝光后的玻璃板进行显影，则在光刻胶 上形成了所需要的图形
n
数字集成电 数字集成电
Computer Department of SJTU
5
MOS管概述— — — — 符号表示
D D
G
G
S
S
NMOS Enhancement NMOS Depletion
D D
G
G
B
S
S
PMOS Enhancement
NMOS with Bulk Contact
Computer Department of SJTU
多不同的芯片设计图形
数字集成电 数字集成电
Computer Department of SJTU
22
半导体工艺所用到的技术
¨ 光制刻蚀剂（有机聚合物）
n n
正性----曝光后材料分子断开而成为更小分子（具有优越 性） 负性----曝光后材料分子连接而成为更大分子
n
材料的附加
¨ 氧化层的生成工艺 ¨ 离子注入 ¨ 化学汽相淀积
0.0
1.0
2.0
3.0
4.0
5.0
VDS (V) (a) ID as a function of VDS
1.0 2.0 VT VGS (V)
3.0
(b) √ ID as a function of VGS (for V DS = 5V).
数字集成电 数字集成电
NMOS Enhancement Transistor: W = 100 µm, L = 20 µm
数字集成电 数字集成电
Computer Department of SJTU
13
nMOS自对准制造工艺
n
5.刻蚀掉未被曝光的光刻胶
数字集成电 数字集成电
Computer Department of SJTU
14
nMOS自对准制造工艺
n
6.生成栅结构
¨ 将硅片上残留的光刻胶去除
µm) ¨ 用化学汽相淀积（CVD）方法淀积一层多晶硅
n
Computer Department of SJTU
21
数字集成电 数字集成电
半导体工艺所用到的技术
n
晶体生长
¨ 在充满惰性气体的环境将硅熔化拉成单晶硅 ¨ 使用Czochralski,1981工艺 ¨ 将硅表面抛光粗糙度<6
µm
n
光复印和掩模制作
¨ 紫外线→X射线→电子束 ¨ 投影对准器的透镜结构随硅片尺寸增加而更加复杂 ¨ 电子束工艺（Conway,1980)容许一个掩模版上容纳许
n
3.在氧化层上涂上一层光刻胶
¨ 通过高速旋转硅片使光刻胶均匀覆盖于氧化层
上
数字集成电 数字集成电
Computer Department of SJTU
12
nMOS自对准制造工艺
n
4.利用紫外线（电子束）通过掩模版对光刻 胶进行曝光
¨ 掩模版决定哪些区域需要扩散或形成沟道 ¨ 光刻胶被曝光区域聚合变硬 ¨ 需要扩散的区域被掩模版阻挡，没有曝光
26
MOS管的伏安特性— — 阈值电压的计算
数字集成电 数字集成电
Computer Department of SJTU
27
MOS管
MOS管概述 n MOS管工作原理
n
n MOS管的伏安特性
MOS管的工作区间 n MOS管的电容特征 n MOS管的二级效应
n
Computer Department of SJTU
Computer Department of SJTU
4
n
数字集成电 数字集成电
N型、P型、耗尽型、增强型
用电子做衬底－－p型 n 用空穴做衬底－－n型 n 无需外加电压即可建立沟道－－耗尽型 n 需要外加电压方可建立沟道－－增强型 n 电子的迁移率是空穴的2.5倍，因此nMOS 的速度肯定比pMOS快
Computer Department of SJTU
30
MOS管的伏安特性
数字集成电 数字集成电
Computer Department of SJTU
31
MOS in Saturation
VGS VDS > VGS - VT
G S n+
-
D
+
VGS - VT
n+
数字集成电 数字集成电
Computer Department of SJTU
Computer Department of SJTU
33
A model for manual analysis
数字集成电 数字集成电
Computer Department of SJTU
34
nMOS电路的小信号模型
数字集成电 数字集成电
g m = βVds , r0 = [ β (Vgs − Vt ) − Vds 2]− 当工作于线性方式下： 1 当工作于饱和方式下： g m = β (Vgs − Vt ), r0 = λI ds
6
数字集成电 数字集成电
MOS Transistor的结构
Gate Oxyde Gate Source n+ Polysilicon Drain n+ Field-Oxyde (SiO2)
p-substrate
p+ stopper
Bulk Contact
CROSS-SECTION of NMOS Transistor
n
Computer Department of SJTU
3
数字集成电 数字集成电
MOS管概述— — — 特征
n
MOS（Metal Oxide Semiconductor type Field Effective Transistor-MOSTFET) 特点
¨ 制造工艺简单 ¨ 成品率高 ¨ 功耗低、体积小 ¨ 输入阻抗高，可利用栅源电容进行动态存储 ¨ N沟MOS较P沟MOS速度快，但工艺复杂 ¨ CMOS输入阻抗更高、没有静态功耗
超大规模集成电路基础 （半导体学基础-MOS）
傅宇卓
本章大纲
半导体学基础 n 二极管 n 三极管
n
n MOS管
数字集成电 数字集成电
Computer Department of SJTU
2
MOS管
n MOS管概述
nMOS自对准制造工艺 n MOS管工作原理 n MOS管的伏安特性 n MOS管的工作区间 n MOS管的电容特征 n MOS管的二级效应
Computer Department of SJTU
36
数字集成电 数字集成电
MOS管
MOS管概述 n nMOS自对准制造工艺 n MOS管工作原理 n MOS管的伏安特性
n
n MOS管的工作区间
MOS管的电容特征 n MOS管的二级效应
n
Computer Department of SJTU
37
19
其他的一些考虑
n
扩散层
¨ 扩散层的纵向深度和横线宽度大致相当，因此有关扩
散区之间的距离应该稍微大一些
n
金属层
¨ 金属层的光反射强，光刻时精确分辨金属的边沿十分
困难，金属间距离在3γ-4 γ ¨ 第二层向上的金属层十分不平坦，金属线条十分不整 齐，设计规则至少在4 γ
n
开孔的设计规则对成品率和可靠性都十分重要
单位面积电荷:
Qi ( x ) = −Co x[Vgs − V ( x ) − VT ]
I D = −vn ( x )Qi ( x )W
dV vn ( x ) = − µ n E ( x ) = − µ n dx
dV I D = µn Co x [Vgs − V ( x ) − VT ]W dx
数字集成电 数字集成电
数字集成电 数字集成电
MOS管的工作区间
VDS = VGS-VT 2 ID (mA) Triode VGS = 5V Square Dependence 0.020 ÷√ID 0.010 Subthreshold Current 0.0
数字集成电 数字集成电
Computer Department of SJTU
10
nMOS自对准制造工艺
n
2.在硅片上生长二氧化硅
¨ 保护硅片不被其它杂质浸入 ¨ 作为衬底的绝缘层 ¨ 典型厚度1µm
数字集成电 数字集成电

合集下载

超大规模集成电路.pptx

超大规模集成电路.pptx

28
第29页/共155页
1）P阱CMOS集成电路工艺过程简介
一、硅片制备 二、前部工序
Mask 掩膜版
CHIP
29
第30页/共155页
• 掩膜1： P阱光刻
Si-衬底
P-well
具体步骤如下： 1．生长二氧化硅：
SiO2
Si-衬底
30
第31页/共155页
2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀
§1 双极型（NPN）集成电路工艺 (典型的PN结隔离工艺)
1
第2页/共155页
思考题
1.与分立器件工艺有什么不同？ 2.埋层的作用是什么？ 3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么？ 5.器件之间是如何隔离的？ 6.器件的电极是如何引出的？
2
第3页/共155页
1.衬底准备 2.第一次光刻——N+隐埋层扩散孔光刻
18
第19页/共155页
1.P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底， 在其上制作P阱。NMOS管做在P阱内， PMOS管做在N型衬底上。
19
第20页/共155页
P阱CMOS工艺
电连接时，P阱接最负电位，N衬底接最正 电位，通过反向偏置的PN结实现PMOS器件和 NMOS器件之间的相互隔离。P阱CMOS芯片剖 面示意图见下图。
艺有时已不满足要求，双阱工艺应 运而生。
26
第27页/共155页
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是在 N+或P+衬底上外延一层轻掺杂的外延层， 然后用离子注入的方法同时制作N阱和P阱。
27
第28页/共155页
双阱CMOS工艺
计算机的发展方向

计算机的发展方向

计算机的发展方向
未来的计算机将以超大规模集成电路为基础，向巨型化、微型化、网络化与智能化的方向发展。

巨型化
巨型化是指计算机的运算速度更高、存储容量更大、功能更强。

目前正在研制的巨型计算机其运算速度可达每秒百亿次。

1985年，我国制造了运算速度为1亿次/秒的“银河Ⅰ号”1993年，我国研制成功运算速度为10亿次/秒的“银河Ⅱ号”
微型化
微型计算机已进入仪器、仪表、家用电器等小型仪器设备中，同时也作为工业控制过程的心脏，使仪器设备实现“智能化”。

随着微电子技术的进一步发展，笔记本型、掌上型等微型计算机必将以更优的性能价格比受到人们的欢迎。

网络化
随着计算机应用的深入，特别是家用计算机越来越普及，一方面希望众多用户能共享信息资源，另一方面也希望各计算机之间能互相传递信息进行通信。

计算机网络是现代通信技术与计算机技术相结合的产物。

计算机网络己在现代企业的管理中发挥着越来越重要的作用，如银行系统、商业系统、交通运输系统等。

智能化
计算机人工智能的研究是建立在现代科学基础之上。

智能化是计算机发展的一个重要方向，新一代计算机，将可以模拟人的感觉行为和思维过程的机理，进行“看”、“听”、“说”、“想”、“做”，具有逻辑推理、学习与证明的能力。

第八章 大规模集成电路

第八章 大规模集成电路


9
图8-2
RAM存储矩阵的示意图
2564（256个字，每个字4位）RAM存储矩阵的 （ 示意图。 如果X0＝Y0＝1，则选中第一个信息单元的4个 存储单元，可以对这4个存储单元进行读出或写入。
10
(2)RAM 的读写原理 （以图8－1为例） 以图8 为例） 当CS =０时，RAM被选中工作。 ０ 若 A11A10A9A8A7A6A5A4A3A2A1A0=000000000000 表示选中列地址为A11A10A9A8=0000 A =0000、行地址为 A7A6A5A4A3A2A1A0=00000000的存储单元。 此时只有X0和Y0为有效，则选中第一个信息单 元的k个存储单元，可以对这k个存储单元进行读出 或写入。
20
由1024×8的 RAM扩展为4096×8的RAM ×图8-11 RAM字扩展 ×
21
字位扩展 例：将1024×4的RAM扩展为2048×8 RAM。 × × 位扩展需2片芯片，字扩展需2片芯片，共需4片 芯片。 字扩展只增加一条地址输入线A10，可用一反相 器便能实现对两片RAM片选端的控制。 字扩展是对存储器输入端口的扩展， 位扩展是对存储器输出端口的扩展。
大规模集成电路从制造工艺的角度，也可以分为两大类 大规模集成电路从制造工艺的角度，也可以分为两大类: 一类为双极型，另一类是MOS型大规模集成电路 一类为双极型，另一类是 型大规模集成电路 应用大规模集成电路后，可以有效地提高电子设备的性能， 应用大规模集成电路后，可以有效地提高电子设备的性能， 可以大大减少设备的体积和重量， 可以大大减少设备的体积和重量，降低功耗
3
一、动态MOS反相器 动态 反相器
1.动态有比 动态有比MOS反相器 动态有比 反相器 2.动态无比 动态无比MOS反相器 动态无比 反相器
cmos工艺 特大规模集成电路

cmos工艺 特大规模集成电路

特大规模集成电路（VLSI）是指集成了数十万甚至上百万个晶体管的集成电路。

而CMOS工艺（Complementary Metal-Oxide-Semiconductor）是一种集成电路制造的工艺，能够在同一片硅片上同时集成N沟道MOS晶体管（NMOS）和P沟道MOS晶体管（PMOS）。

CMOS工艺具有低功耗、高噪声免疫、稳定性好等特点，因此被广泛应用于VLSI制造中。

一、CMOS工艺的发展历程1. 1963年，F本人rchild公司首次提出CMOS工艺的概念。

2. 1970年，Intel公司首次商用CMOS工艺推出了4404型静态RAM。

3. 1980年代，CMOS工艺逐渐成为集成电路制造的主流工艺。

4. 目前，CMOS工艺已经发展到了22纳米甚至更小的尺寸，实现了超大规模集成电路的制造。

二、CMOS工艺的特点1. 低功耗：CMOS工艺的核心特点之一是低功耗，因为在静止状态下只有漏电流，动态功耗也很小。

2. 高集成度：CMOS工艺可以在同一片硅片上制作出N沟道MOS 和P沟道MOS晶体管，实现了高集成度。

3. 高可靠性：CMOS工艺的结构简单，布局紧凑，使得集成电路具有高可靠性。

4. 抗干扰能力强：由于CMOS工艺的工作电压通常较低，抗干扰能力较强。

5. 稳定性好：CMOS工艺制造的集成电路具有稳定的工作性能，适用于各种应用场景。

三、CMOS工艺在VLSI制造中的应用1. 存储器：CMOS工艺制造的静态RAM、动态RAM等存储器具有高密度、低功耗等优点。

2. 微处理器：CMOS工艺制造的微处理器集成度高、功耗低，性能稳定。

3. 图像传感器：CMOS图像传感器由于功耗低、集成度高、成本低，正在逐渐取代CCD图像传感器。

4. 通信芯片：CMOS工艺制造的通信芯片集成度高、功耗低，适用于各种通信设备。

四、CMOS工艺面临的挑战1. 工艺尺寸：随着VLSI的发展，CMOS工艺的制造尺寸越来越小，制造难度增加。