数字电子技术第9章习题解答
- 格式：doc
- 大小：143.50 KB
- 文档页数：7
下载文档原格式
合集下载
数字电子技术基础(第二版) 侯建军第九章
1 0 0 0 C1 01D
Q2
Z1 Z2
Z 2 = ( P)X = Q 2 Q 1 X 驱动方程： X X Q 2n + 1 = D 2 = Q 2 Q 1
Q 1n + 1 = D 1 = Q 2 Q 1X
只要时钟 CPCP 的有效沿到来 ,状态 Si在条件 E 下转换到状态Sj 只要时钟 的有效沿到来 , 表示状态 S 无条件转换到 MDS 图与状态图十分相似，且扩展了状态图的功能，又简练了 i 二、 MDS 图 E可以是乘积项 , 布尔表达式等。 状态图。 MDS图表现设计过程时，方便清晰，具有较大的灵活性。 状态Sj。 Si 表示状态图 1. MDS图符号 E Si Si Si Si Z↑ Z↓ Sj Si Sj
2 2
加了三个输入X1、X2、 A Z ↑↓=A· X 1 到MDS图 X1 X3的情况。 1/1 0/0 X X Z2↑ Z1 =0 A Z2↑ B C A X1 C X1X3 B Z1=1 有三个状态A、B、C，当 X2 B B C 输入为1时，输出为Z 1， A→B； 1=0 当输入为0时，输出为 0，A→C Z Z ↑↓ ↑ 11 Z ↓ 2 Z Z ↑↓ ↑ 11 （输入 /输出） 。 X2 C Z2↓
第二节 ASM图、MDS图 以及ASM图至MDS图的转换
一、ASM图
ASM(Algorithmic State Machine)算法流程图，建立 ASM图表面上和软件流程图相似, 但ASM图有时间 ASM图是数字系统的关键步骤。 序列, 即每隔规定数量的脉冲转到下一状态。 000 1. ASM图符号 （ P） （1）状态框
二、传统数字系统设计方法
试凑法：由真值表、卡诺图、布尔方程、
状态表和状态图描述电路的功能。
数字电子技术基础第五版第九章-阎石、王红、清华大学
10.3.2 集成单稳态触发器 电路结构与工作原理 (74 121)
《数字电子技术基础》第五版 微分型单稳
控制附加电路
《数字电子技术基础》第五版
使用外接电阻
使用内接电阻
《数字电子技术基础》第五版
《数字电子技术基础》第五版
10.4 多谐振荡器（自激振荡, 不需要外加触发信号） 10.4.1 对称式多谐振荡器 一、工作原理（TTL） (1)静态（未振荡） 时应是不稳定的
通过调整R、C改f（R不能太大） RC常数远大于Tpd ,因此周期主要计算RC环节
《数字电子技术基础》第五版
10.4.4 用施密特触发器构成的多谐振荡器
T
T1
+ T2
RC
ln VDD VDD
-VT -VT +
+
RC ln VDD VDD
-VT + -VT -
T
T1
+ T2
R2C
ln
VDD VDD
充电至VI 2 VTH时,VI 2 又引起正反馈 VI 2 VO VO1
电路迅速返回稳态VO 0,VO1 VDD, C放电至没有电压，恢复稳态。
2.性能参数计算 输出脉冲宽度 输出脉冲幅度 恢复时间 分辨时间
《数字电子技术基础》第五版
《数字电子技术基础》第五版
tw
RC lnV() -V(0) V() -V(t)
TD
0 X X 0 导通
1
2 3 VCC
1 3VCC
0
导通
1
2 3
VCC
1 3 VCC
不变
不变
1
2 3
VCC
1 3
VCC
1
数字电子技术课后习题答案(全部)
第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.1.2.17.111.2.18.1.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3..011.3.4.521.3.5.1BD.A81.3.6..11101.3.7.38551.3.8.28.3751.3.9..111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binary coded decimal 二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BCD码，4221BCD码，5421BCD1.4.5.（a）1.4.6. 1.10001.4.7.1.4.8.1.4.9.1.4.10.61.051.4.11..1.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16. 11.4.17.521.4.18.110101.4.19.1.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII American Standard Code for Information Interchange美国信息交换标准码EBCDIC Extended Binary Coded Decimal Interchange Code 扩展二-十进制交换吗1.4.24.1.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.1.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略 1.5.2 1.5.31.5.4 补码形式 1.5.51.5.6 补码形式 1.5.7 补码形式 习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+， （b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯, 210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ）,（c ）, （d ）1011 1.7 （a ）00, （b ）1.8 = 2610, 1011.0112 = 11.37510， 57.6438 = 71.， 76.EB 16 = 118. 1.9 12 = 65118 = D4916，0. = 0.468 = 0.9816，. = 137.328 = 5F.6816 1.10 168 = 1410，1728 = 12210，61.538 = 49.， 126.748 = 86.1.11 2A 16 = 4210 = = 528， B2F 16 = = 12 = 54578， D3.E 16 = 211.87510 = .11102 =323.78， 1C3.F916 = 451. = . = 703.7628 1.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15 （a ）23, （b ）440, （c ）27771.16 = 2 = BCD ， 67.31110 = . = .18421BCD ， 1. = 1. = 0001.BCD ， 0. = 0. =0000.BCD1.17 1310 = 1BCD = XS3 = 1011Gray ， 6.2510 = 0110.1BCD = 1001. XS3 = 0101.01Gray ，0.12510 = 0000.18421BCD = 0011.0XS3 = 0.001 Gray 1.18 = 11101 Gray ， = Gray1.19 = 18421BCD ， 45610 = 08421BCD ， 1748 =08421BCD ， 2DA 16 = 08421BCD ， 1BCD=，XS3 = 1BCD1BCD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原= 10110反= 10111补1.21 原= 补，原= 补，原= 补，原= 补1.22 1310 = 补，11010 = 补，-2510 = 补，-90 = 补1.23 补= 11210，补= 3110，补= -3910，补= -56101.241.251.26 BEN SMITH1.271.28第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习2.2.1. F A B=⋅2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transisitor Transistor Logic1.31 Complementary Metal Oxide Semicoductor1.32 高级肖特基TTL，低功耗和高级低功耗肖特基TTL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基TTL1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD 2.4 （a）0 （b）1 （c）0 （d）02.5 （a）0 （b）0 （c）1 （d）02.6 （a）1 （b）1 （c）1 （d）12.7 （a）4 （b）8 （c）16 （d）322.8 （a）3 （b）4 （c）5 （d）6A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 12.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 11111 0 1 0 1 1 0 0 11 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.182.19 Y AB BC DE F=⋅⋅⋅2.20 Y AB CD EF=⋅⋅2.21 102.22 402.23 当TTL反相器的输出为3V，输出是高电平，红灯亮。
数字电子技术基础习题册答案
第7章 时序逻辑电路【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为0。
(1 )写出电路的状态方程和输出方程。
(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。
(3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。
1J 1KC11J 1KC1Q 1Q 2CPXZ1图解：1．电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2．分别列出X =0和X =1两种情况下的状态转换表，见题表所示。
逻辑功能为 当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。
3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图(b)所示。
题表Q Q Z图(b)【7-2】电路如图所示，假设初始状态Q a Q b Q c =000。
(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。
(2) 试分析该电路构成的是几进制的计数器。
Q c图解：1．写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2．写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q QQ Q Q +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3．列出状态转换表见题表，状态转换图如图(b)所示。
图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 16 0 0 0n4．由FF a 、FF b 和FF c 构成的是六进制的计数器。
【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或Q ）填入下表解：题表7-3下降沿触发 由 Q 端引出进位 由Q 端引出借位触发方式 加法计数器 减法计数器上升沿触发 由Q 端引出进位 由Q 端引出借位【7-4】电路如图(a)所示，假设初始状态Q 2Q 1Q 0=000。
《数字电子技术》部分(1~5章)习题解答
《数字电子技术》部分习题解答第1 章数字逻辑基础1.3 将下列十进制数转换成等值的二进制数、八进制数、十六进制数。
要求二进制数保留小数点后4位有效数字。
（1）（19）D ；（2）（37.656）D ；（3）（0.3569）D解：（19）D＝（10011）B＝（23）O＝（13）H（37.656）D＝（100101.1010）B＝（45.5176）O＝（25.A7E）H（0.3569）D＝（0.01011）B＝（0.266）O＝（0.5B）H1.4 将下列八进制数转换成等值的二进制数。
（1）（137）O ；（2）（36.452）O ；（3）（0.1436）O解：（137）O＝（1 011 111）B（36.452）O＝（11110. 10010101）B（0.1436）O＝（0.001 100 011 11）B1.5 将下列十六进制数转换成等值的二进制数。
（1）（1E7.2C）H ；（2）（36A.45D）H ；（3）（0.B4F6）H解：（1E7.2C）H＝（1 1110 0111.0010 11）B（36A.45D）H＝（11 0110 1010. 0100 0101 1101）B（0.B4F6）H＝（0.1011 0100 1111 011）B1.6 求下列BCD码代表的十进制数。
（1）（1000011000110101.10010111）8421BCD ；（2）（1011011011000101.10010111）余3 BCD ；（3）（1110110101000011.11011011）2421BCD；（4）（1010101110001011.10010011）5421BCD ；解：（1000 0110 0011 0101.1001 0111）8421BCD＝（8635.97）D（1011 0110 1100 0101.1001 0111）余3 BCD ＝（839.24）D（1110 1101 0100 0011.1101 1011）2421BCD＝（8743.75）D（1010 1011 1000 1011.1001 0011）5421BCD＝（7858.63）D1.7 试完成下列代码转换。
数字电子技术基础 (韩焱 著) 电子工业出版社 课后答案 第8章、第9章
1
数据。 ⑤ 在编程上，FPGA 比 CPLD 具有更大的灵活性。CPLD 通过修改具有固定内连电路的逻 辑功能来编程；FPGA 主要通过改变内部连线的布线来编程。FPGA 在逻辑门下编程；而 CPLD 在逻辑块下编程。 ⑥ 一般情况下，CPLD 的功耗要比 FPGA 的大，且集成度越高越明显。
习题
第8章
自测题
8.1 解：可编程逻辑器件主要有：PROM、PLA、PAL、GAL、CPLD、FPGA。 可编程逻辑器件是可由用户编程、配置的一类逻辑器件的泛称。可编程逻辑器件实际上是一 种将不具有特定逻辑功能的基本逻辑单元集成的通用大规模集成电路，用户可以根据需要对 其编程，进而实现所需的逻辑功能。
8.2 解：PAL 相对于 PROM 而言，使用更灵活，且易于完成多种逻辑功能，同时又比 PLA 工艺简单，易于实现。它采用双极型工艺制作，熔丝编程方式，工作速度较高。它由可编程 的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。通过对与逻辑阵列编程，可以获
9.8 解： d 2d1d0 = 111。
网
案 9.9 解：(1)0110111010 (2)0.024ms。
9.10 解 ： uI 和 U REF 极 性 相 同 ， 即 uI 和 - U REF 极 性 相 反 ， 且 满 足 uI < UREF 。 如 果
后答 uI > UREF ，不能完成模数转换，因为反向积分过程中计数器将产生溢出，产生错误结果。
GAL 是在 PAL 的基础上发展起来的，它继承了 PAL 的与-或阵列结构，不同的是它采用了
网 电擦除可编程的 E2CMOS 工艺制作，有电擦写反复编程的特性。GAL 器件具有灵活的输出
结构，它的输出端设置了可编程的输出辑宏单元(OLMC, Output Logic Macro Cell)，通过
数据。 ⑤ 在编程上，FPGA 比 CPLD 具有更大的灵活性。CPLD 通过修改具有固定内连电路的逻 辑功能来编程；FPGA 主要通过改变内部连线的布线来编程。FPGA 在逻辑门下编程；而 CPLD 在逻辑块下编程。 ⑥ 一般情况下，CPLD 的功耗要比 FPGA 的大，且集成度越高越明显。
习题
第8章
自测题
8.1 解：可编程逻辑器件主要有：PROM、PLA、PAL、GAL、CPLD、FPGA。 可编程逻辑器件是可由用户编程、配置的一类逻辑器件的泛称。可编程逻辑器件实际上是一 种将不具有特定逻辑功能的基本逻辑单元集成的通用大规模集成电路，用户可以根据需要对 其编程，进而实现所需的逻辑功能。
8.2 解：PAL 相对于 PROM 而言，使用更灵活，且易于完成多种逻辑功能，同时又比 PLA 工艺简单，易于实现。它采用双极型工艺制作，熔丝编程方式，工作速度较高。它由可编程 的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。通过对与逻辑阵列编程，可以获
9.8 解： d 2d1d0 = 111。
网
案 9.9 解：(1)0110111010 (2)0.024ms。
9.10 解 ： uI 和 U REF 极 性 相 同 ， 即 uI 和 - U REF 极 性 相 反 ， 且 满 足 uI < UREF 。 如 果
后答 uI > UREF ，不能完成模数转换，因为反向积分过程中计数器将产生溢出，产生错误结果。
GAL 是在 PAL 的基础上发展起来的，它继承了 PAL 的与-或阵列结构，不同的是它采用了
网 电擦除可编程的 E2CMOS 工艺制作，有电擦写反复编程的特性。GAL 器件具有灵活的输出
结构，它的输出端设置了可编程的输出辑宏单元(OLMC, Output Logic Macro Cell)，通过
精品课件-数字电子技术-第9章
第9
2.按编程工艺分类 (1)低熔丝和反熔丝编程器件：体积小，集成度高， 速 度高， 易加密， 抗干扰， 耐高温； 只能一次编程， 在设 计初期阶段不灵活， 如Actel的FPGA器件。 (2) EEPROM编程器件： 可反复编程， 不用每次上电重 新下载， 但相对速度慢， 功耗较大， 如大多数CPLD器件。 (3) SRAM编程器件： 可反复编程， 实现系统功能的动 态重构； 每次上电需重新下载， 实际应用时需外挂EEPROM 以保存程序， 如大多数公司的FPGA器件。 (4) 在系统可编程器件。
20世纪80年代中期，Altera公司推出了一种新型的可擦 除、可编程逻辑器件 (ErasableProgrammableLogicDevice,EPLD)，它采用CMOS和 UVEPROM工艺制作，集成度比PAL和GAL高得多，设计也更加灵 活，但内部互连能力比较弱。1985年,Xilinx公司首家推出了 现场可编程门阵列(FieldProgrammableGateArray,FPGA)器件， 它是一种新型的高密度PLD，采用CMOS－SRAM工艺制作，其结 构和阵列与PLD不同，内部由许多独立的可编程逻辑模块组成， 逻辑块之间可以灵活地相互连接，具有密度高、编程速度快、 设计灵活和可再配置设计能力等许多优点。FPGA出现后立即 受到世界范围内电子设计工程师的普遍欢迎，并得到迅速发展。
第9
第9
9.1 概述 9.2 可编程逻辑阵列(PLA) 9.3 可编程阵列逻辑(PAL) 9.4 通用阵列逻辑(GAL) 9.5 CPLD、 FPGA可编程逻辑器件 9.6 可编程逻辑器件的开发技术
第9 9.1 概述
随着新的EDA工具的不断出现，设计者可以直接设计出系 统所需要的专用集成电路，从而给电子系统设计带来了革命性 的变化。专用集成电路 (ApplicationSpecificIntegratedCircuit，ASIC)是指专门 为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI 电路，它可以将某些专用电路或电子系统设计在一个芯片上， 构成单片集成系统。
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
数字电子技术基础_第四版_课后答案9
第九章[题9.1] 在图9.2.5所示的D/A 转换电路中，给定V REF =5V ，试计算 （1）输入数字量的d 9~d 0每一位为1时在输出端产生的电压值。
（2）输入为全1、全0和全1000000000时对应的输出电压值。
[解]（1）根据)1,,1.0(22-=∑=n i d V v ii n REF O 可知，d 9 ~ d 0每一位的1在输出端产生的电压分别-2.5V ，-1.25V ，-0.625V ，-0.313V ，-0.156V ，-78.13mV ，-39.06mV ，-19.53mV ，-9.77mV ，-4.88mV 。
（2）输入全1、全0和全1000000000时的输出电压分别为-4.995V ,0V 和-2.5V 。
[题9.2] 图P9.2（a ）所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路。
己知CB7520的V REF = -10V ，试画出输出电压υ0的波形，并标出波形图上各点电压的幅度。
CB7520的电路结构见图P9.2（b ），74LS161的功能表与表5.3.4相同。
[解] 当1ET EP LD R D ====时，电路工作在计数状态，从0000状态开始连续输入16个计数脉冲时，电路将从1111返回0000状态，C 端从高电平跳变至低电平。
当CP 的上升沿到来的时候，υ0的值如表A9.2所示。
υ0的值由式ii n REF O d V v 22∑=可得。
输出电压υ0的波形如图A9.2所示。
表A9.2 输出电压υ0的值[题9.3] 图P9.3所示电路是用CB7520组成的双极性输出D/A 转换器。
CB7520的电路结构见图P9.2（b），其倒T形电阻网络中的电阻R=10 kΩ。
为了得到±5V的最大输出模拟电压，在选定R B=20 kΩ的条件下，V REF、V B应各取何值？[解]若d 0 ～d 9均为0时，υ0= +5V，d 0 ～d 9均为1时，υ0= -5V则RRVdVBBiiiREF--=∑=910)2(2υ(1)5+=⋅-RRVBB(2)5)12(21010-=---RRVVBBREF式（1）减式（2）得出102121010=-+REFV∴VVREF10+≈若取R B=20 kΩ，则V B= -10V。
铜陵学院 数字电子技术第9章习题解答
铜陵学院 数字电子技术 石建平第9章习题解答题9-1 存储器和寄存器在电路结构和工作原理上有什么不同？解：虽然存储器和寄存器都是用于存储信息的，但是它们的结构和工作方式是不同的。
寄存器电路结构的特点是每个存储单元的输入和输出都接到一个引脚上，可以直接与外电路连接。
由于制作工艺的限制，集成电路的引脚数目不可能增加的太多，所以每个寄存器的集成电路里包含的存储单元数目不会太大。
可见，寄存器的电路结构形式无法实现大量数据的存储。
存储器电路结构的特点则是采用了公用的输入/输出电路，只有被输入地址代码指定的存储单元才能通过输入/输出电路与外电路交换数据。
因此，就可以在不增加输入/输出引脚的条件下大量增加集成电路内部的存储单元，制成大存储容量的存储器芯片。
存储器的写入和读出操作就不像寄存器那样简单而直接。
首先要输入指定地址的代码，经过地址译码器译码后找到对应的存储单元，然后才能对指定的存储单元进行写入或读出操作。
题9-2 某台计算机的内部存储器有32位的地址线，16位的并行数据输入/输出端，试计算它的最大存储容量是多少?解：地址线有32位，则其地址单元个数为232个，有16位的并行数据输入/输出端，则其每个单元位数为16位，所以其最大存储容量为232×16位=68.7×109位=68.7G 位。
题9-3 若存储器的容量为512K×8位，则地址代码应取几位？解：由于地址代码应当有512×103个，所以若取n 位地址代码，则应满足312512102n n -≥⨯〉，故应取n=19。
题9-4 ROM 的存储矩阵是如何构成的？怎样表示它的存储容量？解：ROM 的存储矩阵是由纵横两组平行线的交叉点上设置一定的存储元件（二极管或三极管）构成的。
有元件处表示存放数字“1”，无元件处表示存放数字“0”，一旦固定，存储内容不可修改，只能读出。
ROM 的存储容量是字数和位数的乘积：N×M ，其中M 为位线数，N 是字线数在ROM 中它们分别是纵线和横线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
9.1 概述
自测练习
1．将数字量转换成模拟量的电路称为（ 数模转换器 ），简称（ DAC ）。
2．将模拟量转换成数字量的电路称为（ 模数转换器 ），简称（ ADC ）。
3．传感器传送过来的信号要经过（模数转换器 ）转换为数字信号才能被数字系统所识别，数字系统发出的信号要经过（数模转换器 ）转换为模拟信号才能被执行机构所识别。
9.2 D/A 转换器
自测练习
1．D/A 转换器的转换特性，是指其输出（模拟量 ）（模拟量，数字量）和输入（数字量 ）（模拟量，数字量）之间的转换关系。
2．如果D/A 转换器输入为n 位二进制数D n -1D n -2…D 1D 0，K v 为其电压转换比例系数，则输出模拟电压为（)2222(00112211o ⋅+⋅++⋅+⋅=----d d d d K v n n n n v ）。
3．常见的D/A 转换器有二进制权电阻网络D/A 转换器、倒T 型电阻网络D/A 转换器、权电流型D/A 转换器、权电容网络D/A 转换器、以及开关树型D/A 转换器等几种类型。
4．如分辨率用D/A 转换器的最小输出电压V LSB 与最大输出电压V FSR 的比值来表示。
则8位D/A 转换器的分辨率为（ 1
218- ）。
5．已知Ｄ／Ａ转换电路中，当输入数字量为10000000时，输出电压为6.4V ，则当输入为01010000时，其输出电压为（ 4V ）。
9.3 A/D 转换器
自测练习
1．A/D 转换器的转换过程通过采样、保持、量化和编码四个步骤完成。
2．A/D 转换器采样过程中要满足采样定理，即采样频率（的一半大于 ）输入信号的最大频率。
3．A/D 转换器量化误差的大小与(量化的方法 )和(编码位数 )有关。
4．A/D 转换器按照工作原理的不同可分为（直接 ）A/D 转换器和（ 间接 ）A/D 转换器。
5．如果将一个最大幅值为5.1V 的模拟信号转换为数字信号，要求模拟信号每变化20mV 能使数字信号最低位LSB 发生变化，那么应选用（ 8 ）位的A/D 转换器。
6．已知A/D 转换器的分辨率为8位，其输入模拟电压范围为0～5V ，则当输出数字量为10000001时，对应的输入模拟电压为（ 2.53V ）。
习题
9.1 某D/A 转换器的电阻网络如图所示。
若V REF = 10V ，电阻R=10 k Ω，试问输出电压v O 应为多少伏？
习题9.1图
解： V V v REF O 33.1)1212(258
≈⨯+⨯= 9.2八位权电阻D/A 转换器电路如图所示。
输入D=D 7D 6…D 0，相应的权电阻R 7=R 0/27，R 6=R 0/26，…，R 1=R 0/21，已知R 0=10M Ω，R F =50k Ω，V REF =10V 。
(1)求v O 的输出范围。
(2)求输入D=10010110时的输出电压。
习题9.2图
解：1）i i i i i i f
REF O S S R R V v ∑∑==-=
∙-=707
0022012 D D D
V v V v o o 0,75.12max min =-=
2) 输入D=10010110时的输出电压为：
V S S R R V v i i i i i i f
REF O 5.715020122012707
00-=⨯-=-=∙-=∑∑==
9.3 10位倒T 形电阻网络D/A 转换器如图所示，当R=R f 时：(1)试求输出电压的取值范围；
(2)若要求电路输入数字量为200H 时输出电压V O =5V ，试问V REF 应取何值？
习题9.3图 解：B n REF O N 2
V v -= (1) ()[]
⎪⎭⎫ ⎝⎛-=--=REF 1010REF O V 10241023~012~02V v (2) ()H 2002
V 510REF -= 5121024V 5REF ⨯-= V 10V REF -=
9.4 n 位权电阻D/A 转换器如图所示。
(1)试推导输出电压v O 与输入数字量的关系式；(2)如n=8，V REF =-10V ，当R f =8
1R 时，如输入数码为20H ，试求输出电压值。
习题9.4图
解：(1)
()
f O
003n 3n 2n 2n 1n 1n REF R v 2D 2D 2D 2D R V -=⋅++⋅+⋅+⋅------ ()003n 3n 2n 2n 1n 1n f REF O 2D 2D 2D 2D R
R V v ⋅++⋅+⋅+⋅-=------ B f REF O N R
R V v -= (2) V 40324
5H 20810v O =⨯=⨯= 9.5 由AD7520组成双极性输出D/A 转换器如图所示，根据电路写出输出电压v O 的表达式。
习题9.5图 解：B F B B 10F REF O R R V N R 2R V v --=
9.6 并联比较型A/D 转换器电路如图所示。
C i 为比较器，当输入V +＞V -时，比较器输出为1，反之比较器输出为0。
求v I 分别为9V ，6.5V ，4V ，1.5V 时，电路对应的二进制输出CBA 。
习题9.6图
解：当v I 为9V 时，电路对应的二进制输出CBA=100
当v I 为6.5V 时，电路对应的二进制输出CBA=011
当v I 为4V 时，电路对应的二进制输出CBA=010
当v I 为1.5V 时，电路对应的二进制输出CBA=001
9.7计数型A/D 转换器电路如图所示。
设三位D/A 转换器的最大输出为+7V ，CP 的频率f CP =100kHz ，A/D 转换前触发器处于0状态。
在图示输入波形条件下画出输出波形，并说明完成转换时计数器的状态及完成这次转换所需的时间。
v
v Vc v I v O t
t
习题9.7图
解：波形如下：
完成转换时计数器的状态是110，及完成这次转换所需的时间是0.06ms
v O
Vc v I v O t
0.5V 1.5V 2.5V 3.5V 4.5V 5.5V。