数字电路解题示范A

数电例题：一、公式化简法1、化简函数Ｌ＝EAB++ABD解：先用摩根定理展开：AB＝BA+再用吸收法Ｌ＝D++＝E++BA+ABD＝)++((D+)＝)A++D+A1()1(EBB＝BA+2、化简函数Ｌ＝ABCA++B+BBAEA解：Ｌ＝ABCA+++BBEABA＝)B+E++(ABC()＝)A+B+E+BA)((BCB＝)BCBA+B++++))(A)((BBB(C=)BA+++CBA)(C(=AC+B++=CA+B+BA3、化简函数Ｌ＝B A++A+BBCBC解：Ｌ＝BBA+++CACBB＝)+A++BB⋅⋅+C+C(C)(BAABCA＝CA+CB+++⋅+⋅BABCBACABBCA＝)++⋅⋅A+++)(()(BCBBA＝)()1()1(B B C A A C B C B A +++++⋅ ＝C A C B B A ++⋅4、将下列函数化简成最简的与－或表达式 1）Ｌ＝A D DCE BD B A +++ 2) L=AC C B B A ++ 3) L=ABCD B AB +++ 解：1）Ｌ＝A D DCE BD B A +++ ＝DCE A B D B A +++)( =DCE A B D B A ++ =DCE B A D B A ++ =DCE D +++))(( =DCE D B A ++ =D B A + 2) L=AC C B B A ++ =AC C B C C B A +++)( =AC A A +++ =)1()1(A C B B AC +++ =C B AC +3) L=ABCD C B C A AB +++=ABCD A A C B C A AB ++++)( =ABCD AB ++++ ＝)()(ABCD AB ++++=)+++AB+1()1(BCD＝CAB+A二、逻辑函数的化简—卡诺图化简法：卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与—或表达式的基础上，画卡诺图的步骤是：1.画出给定逻辑函数的卡诺图，若给定函数有n个变量，表示卡诺图矩形小方块有n2个。

F AB AC CDAB AC CD =++=1n n Q D+=《数字电路》A 卷参考答案及评分标准一、填空题（每空2分，共20分）1、（10110101.11)2、(B5.C)162、最高位符号位不变、后面的位“取反加1”3、（10001001）8421BCD4、AB AB +5、()(())A B C A C B +++、()(())A B C A C B +++6、ABC ABC ABC ABC +++7、32K 、256K二、选择题（每题2分，共10分）1、A2、B3、B4、D5、C三 画图题（每题5分，共10分）1、解：（写出表达式得2分）电路图如下所示： （画出电路图得3分） ABCD C F &&&&（答案不唯一，方法正确即可）2、解：D 触发器的次态方程为 根据图示的连接关系，可知：1n n n Q D Q +== （写出此式可得2分）则可画出在5个CP 脉冲作用下的波形图如下所示：CPQ （画出正确的波形图得3分，否则酌情给分）A B C F 01000000000111111110000001111111四 计算题 （每题10分，共20分）1、解，由题意画出卡诺图如下： AB CD 000111100001111000000000由上图的卡诺图，可得到题中的最简或与式为：(,,,)()()F A B C D B C B D =++ （填出正确的卡诺图得2分、画出正确的卡诺圈得4分，读出正确的表达式得4分）2、解：由题意得到真值表如下所示：且通过真值表可得到标准与或式及标准或与式如下：(2,3,4,7)F m =∑ （标准与或式，也可展开）(0,1,5,6)F M =∏（标准或与式，也可展开） （写出真值表得4分，写出标准与或式、或与式各得3分）五 分析设计题1、（10分） （此题可使用观察法和卡诺图法进行设计，且答案不唯一，只要设计出的功能是正确的即可酌情给分）一种观察法如下：解：选择A 、B 信号为数据选择器的地址选择端。

《数字电路》考查试卷(A)一、填空题（每空2分，共30分）1、时序电路由 和 两部分组成。

2、负边沿JK 触发器的逻辑函数表达式是 。

3、用555时基电路可组成 、 、 等。

4、R-S 触发器Sd 端称为置 端，Rd 为置 端。

5、（28）10=（ ）2=（ ）8421BCD 。

6、（101100）8421BCD =（ ）10=（ ）2。

7、A/D 转换器的作用是将 信号转换为 信号 。

8、构成任意进制计数器方法主要有 和 两种 。

二、判断题（每题2 分 共20分） 1、用四个触发器可构成1位十进制数。

（ ） 2、任意进制计数器是指计数器的模N=2n 的计数器。

（ ） 3、C B A ABC ++=（ ） 4、异步输入信号的不受触发脉冲CP 的控制。

（ ） 5、Y=A ⊙B =AB+AB 。

（ ） 6、四位二进制计器最大10进制数为16。

（ ） 7、由逻辑门电路和JK 触发器可构成数据寄存器。

（ ）8、当触发器Q=0，1=Q 时称触发器处于“0”状态。

（ ） 9、施密特触发器工作时具有两个稳定状态，但只有一个触发电平。

（ ）10、边沿触发器是指触发器的状态在CP 脉冲的边沿处发生触发翻转。

（ ）三、选择题（每题2分，共20分） 1、下列结果错误的是（ ）A. B A AB +=B. B B B =+C. 1+A=12、下列状态方程中（ ）是T / 触发器。

A. Q n+1＝T ⊕Q n B. Q n+1＝Q n C. Q n+1＝D3、下列结论是正确的是（ ） A.（5C ）16 =（95）10 B. （10101）2 ＝（20）10 C.（25）8 =（10101）24、下列逻辑图中表示 Y ＝A ⊕B 的是 （ ）（A ） （B ） （C ）5、在相同的时钟脉冲作用下，同步和异步计数器比较其工作速度。

（ ）A. 较快B.较慢C.不确定四、化简、画图（每题6分，共24分） 1、用代数法化简 C B A C B A Y +=2、试将J-K触发器转换成T触发器画出逻辑图。

3 33习 题1．解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 011111111电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。

2．解：处于工作状态的译码器C 、D 应输入的状态C D ① 0 0 ② 0 1 ③ 1 0 ④11逻辑功能：由74LS139构成的4线—16线译码器3．解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。

所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～3 3400111111，用十六进制表示即为38H ～3FH 。

输入、输出真值表如表P3.3-1所示。

表3.3-1 地址译码器的真值表4．解：由图写出逻辑函数并化简，得02460246L Y Y Y Y Y Y Y Y A BC ABC ABC ABC C ==+++=+++=5． 解：F AB B C A B C AB C ABC ABC =+=+++3 359．解：4选1数据选择器的逻辑表达式为： 301201101001D A A D A A D A A D A A Y +++=将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得 ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：C ABL10．解：（1）写出逻辑函数表达式： C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简3 3611．解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=13． 解：D C B D C D D C A D C B D C C A F +++=++=)(0⋅+++=+++=CD D C D C A D C AB D C B D C D C A D C A令A 1=C ，A 0=D ，AB D =0，A D =1，D 2=1，D 3=0 连线图：14． 解：3 371。

课题一组合逻辑电路任务 1 逻辑门电路的识别和应用一、填空题1.与逻辑； Y=A ·B2.或逻辑； Y=A+B3.非逻辑； Y=4.与运算；或运算；非运算5.低电平6.输入电压 Vi ；输出电压 Vo7. 3.6V；0.3V8.输出端并；外接电阻 R；线与；线与；电平9.高电平；低电平；高阻态10.CMOS11.非门；非门二、选择题1. A2. C3. C4. D5. C6. A7. B8. B9. B10.A11.B12.B13.A三、简答题1. Y1：Y2：2.真值表逻辑函数式Y=ABC 3.真值表逻辑表达式Y1=ABY2=Y3= A+B逻辑符号4.5.任务 2 组合逻辑电路的分析和设计一、填空题1.高电平；低电平2.输入逻辑变量的各种可能取值；相应的函数值排列在一起3.逻辑变量；与；或；非4.两输入信号；异或门电路5.代数；卡诺图6.A+B+C ；A；A7.（ 1） n； n；（2）原变量；反变量；一；一8.与或式； 1； 09.组合逻辑电路；组合电路；时序逻辑电路；时序电路10.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1.×2.√3.√4.√5.×6.√7.×四、简答题1.略2.（ 1） Y=A+ B（2）Y=AB + A B(3)Y=ABC+A + B +C+D=A + B +C+D3. (1)Y=A B C+ABC+ABC+ABC= A C+AC(2) Y= A CD+A B D + D+ACDAB(3)Y=C+ AB+AB4.状态表逻辑功能：相同出1，不同出 0逻辑图5.（ a）逻辑函数式Y=AB+ A B真值表逻辑功能：相同出1，不同出 0（b）逻辑函数式 Y=AB+BC+AC真值表逻辑功能：少数服从多数电路，即三人表决器。

6.Y=A ABC +B ABC +C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。

数字电路第四章例题本文由cupidqiu贡献ppt文档可能在WAP端浏览体验不佳。

建议您优先选择TXT，或下载源文件到本机查看。

第四章例题信电学院马草原例1 分析下图所示电路的逻辑功能.解:为了方便写表达式,在图中标注中间变量, 比如F1,F2和F3. , S = F2 F3= AF1 BF1 = A AB B AB = A AB + B AB = ( A + B )( A + B ) = AB + A B = A⊕ BC = F1 = AB = AB真值表C = F1 = AB = ABS= F2 F3 = AF1 BF1 = A AB B AB = A AB + B AB = ( A + B )( A + B ) = AB + A B = A⊕ B真值表该电路实现两个一位二进制数相加的功能.S 是它们的和,C是向高位的进位.由于这一加法器电路没有考虑低位的进位, 所以称该电路为半加器. 根据S和C的表达式,将原电路图改画成左图所示的逻辑图逻辑图.例2:分析下图的逻辑功能. :分析下图的逻辑功能.A B&AB&AABABF&ABBF = A B A B = A B + A B = A B + A BF = AB+ AB = AB + AB真值表A0 0 1 1B0 1 0 1F1 0 0 1同或门A B =1 FF = A⊕B特点:输入相同为" ; 特点:输入相同为"1"; 输入不同为" . 输入不同为"0".例3:分析下图的逻辑功能. :分析下图的逻辑功能.& A B&ABAB A&F&ABBF = AB A ABB= AB A + ABB( = A + B A + A + B B = AB+ AB ) ( )F = AB+ AB真值表异或门F0 1 1 0A0 0 1 1B0 1 0 1A B=1FF = A⊕B特点:输入相同为" ; 特点:输入相同为"0"; 输入不同为" . 输入不同为"1".例4:多变量输出组合逻辑设计举例: A,B,C三个车间,M,N两台发动机,M是N的2倍. 1个车间开工,启动N发动机; 2个车间开工,启动M发动机; 3个车间开工,启动M,N发动机.输入 A B C 0 0 0 0 0 1 0 1 0 0 1 1输出 M N 0 0 0 1 0 1 1 0输入 A B C 1 0 0 1 0 1 1 1 0 1 1 1输出 M N 0 1 1 0 1 0 1 1M = ABC + A BC + ABC + ABC = BC + AC + AB = AB BC ACA BC&&&M&例5 试用74LS138译码器实现逻辑函数:F ( A, B, C ) = ∑ m (1,3,5,6,7)解:因为则Yi = mi (i = 0,1,2,…7)= m1 + m3 + m5 + m 6 + m 7 = m1 m3 m 5 m 6 m 7 = Y1 Y3 Y5 Y6 Y7F ( A, B, C ) = ∑ m (1,3,5,6,7)因此,正确连接控制输入端使译码器处于工作状态,将 Y1 ,Y3 ,Y5 , 6 , 7 经一个与非门输 Y Y 出,A2,A1,A0分别作为输入变量A,B,C,就可实现组合逻辑函数.F ( A, B, C ) = ∑ m (1,3,5,6,7) = Y1 Y3 Y5 Y6 Y7例6试用八选一电路实现F = ABC + ABC + ABC + ABC解:将A,B,C分别从A2,A1,A0输入,作为 , , 输入变量,把Y端作为输出F.因为逻辑表达式中的各乘积项均为最小项,所以可以改写为F ( A, B, C ) = m 0 + m3 + m5+ m 7根据八选一数据选择器的功能,令D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S=0 = 具体电路见图3-21:真值表对照法注意变量高低位顺序!A 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 F 1 0 0 1 01 0 1例4 下图是由双4选1数据选择器74LS153和门电路组成的组合逻辑电路.试分析输出Z与输入X3, X2,X1,X0之间的逻辑关系.解: (1)划分功能块本题只有一块MSI电路,可以只划分一个功能块.(2)分析功能块的功能2 通过查74LS153的功能表,知道它是一块双4选 1数据选择器.其中:A1,A0是地址输入端,Y是输出端;74LS153的控制输入端为低电平有效;数据选择器处于禁止状态时,输出为0.图3-27电路的输出端是Z,Z=1Y+2Y;输入- , 端为X3,X2,X1,X0.当X3=1时,2S=1,1S= = , = 0,数据选择器2处于禁止状态,而数据选择器1处于工作状态;当X3=0时,数据选择器1处于禁止状态,数据选择器2处于工作状态.显然,图3-27电路构成了一个8选1数据选择- 器,其输出为Z,地址输入端为X3, X1 , X0. 图3-27电路可用图3-28的功能框图来表示. -图3-28 8选1功能框图(3)分析整体电路的逻辑功能把图3-27电路看成一个8选1数据选择器,可得出例3-7电路的功能表.表3-15 例3-7电路的功能表X3 X2 X1 X0 0 ××× 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Z 1 1 1 0 0 0 0 0 0分析电路的功能表,当X3X2X1X0为 8421BCD码0000～～ 1001时,电路的输出为1,否则输出为0. 可见该电路可实现检测8421BCD 码的逻辑功能.例3-9 图3-30是3-8线译码器74LS138和8选1数据选择器74LS151组成的电路,试分析电路的逻辑功能.图3-30 例3-9电路解:(1) 划分功能块电路可划分为两个功能块: ① 3-8线译码器74LS138, ② 8选1数据选择器74LS151. (2)分析功能块的逻辑功能 3-8线译码器74LS138和8选1数据选择器74LS151的逻辑功能,这里不再重述.(3)分析整体电路的逻辑功能D0～D7和Y0～Y7 对应相连,b2b1b0=a2a1a0时, L=1;否则,L=0.该电路实现了两个3位二进制数的"相同"比较功能.例:利用线译码器分时将采样数据送入计算机. 利用线译码器分时将采样数据送入计算机.总线三态门EA三态门EB三态门EC三态门EDABY0Y1 Y 2CY3DA0 A12-4S工作原理:(以为例) 工作原理:(以A0A1=00为例) :( 为例总线脱离总线三态门EA三态门EB三态门EC三态门EDA 0BY0Y1 Y 22-4线译线译码器全为1 全为 CY3D 0 0A0 A1S构成两位串行进位全加器. 例:用一片SN74LS183构成两位串行进位全加器. 用一片构成两位串行进位全加器 D2 C D1串行进位snan bn cn-1A2 B2全加器cnsnan bn cn-1A1 B1全加器cn.(采用两片例1:七位二进制数比较器.(采用两片 ) :七位二进制数比较器.(采用两片85)高位片A>B ) (2) (A>B)L ( ) A=B 74LS85 A=B)L (AB低位片(A>B)L ) ( ) A=B 74LS85 A=B)L (AB A>C,则A最大;若最大; , ; , 最大 AB)L ) (A=B)L ) (AB)L ) (A=B)L ) (AB A>BA3B3 A2B2 A1B1 A0B0C3 C2 C1 C0A=B A=B A>B A>BA A1A3B3 A2B2 A1B1 A0B0A3 A2 A1 A0 B3 B2 B1 B04-2 S3 S2 S1 S0 Y 0000 A 0001 A+B 0010 A+/B 0011 1 0100 AB 0101 B 0110 A nxor B 0111 /(A+/B) 1000 A/B 1001 A xor B 1010 /B 1011 /(AB) 1100 0 1101 /A(B) 1110 /A/B 1111 /A 一个简单的逻辑运算器电路M=S3AB+S2AB N=S1B+S0B+A Y=M XOR N4位算术逻辑单元位算术逻辑单元74181 位算术逻辑单元4-6(1)F=ABC+ABC=B(AC+AC )=B(AC AC) =B(AC AC) F=ABC+ABC=ABAC+ACBC =AC(AB+BC ) = AC(AB BC ) = AC(AB BC )4-7(2)A被减数减数低位的借位被减数B减数被减数减数C低位的借位 D本位差向高位借位本位差E向高位借位本位差ABC DE 000 00 001 11 010 11 011 01 100 10 101 00 110 00 111 11D=∑m(1,2,4,7) E=∑m(1,2,3,7)4-7(2)D=∑m(1,2,4,7) E=∑m(1,2,3,7)4-7(2)D=∑m(1,2,4,7) E=∑m(1,2,3,7)4-12输入A 输入 1A0 输出Y 输出 3Y2Y1Y0Y3=A1A1A0 Y3Y2Y1Y0 00(0) 0101(5) 01(1) 0110(6) 10(2) 1001(9)11(3) 1110(14)Y2=A1A0 Y1=A0 Y0=A04-140 A1B1 A0B1 0 0 0 A1B0 A0B0A1A0 B1B0A1B0 A0B0 A1B1 A0B1 00Y3 D3 Y2 D2 Y1 D1 Y0 D04-17A被减数减数低位的借位被减数B减数被减数减数C低位的借位 D本位差向高位借位本位差E向高位借位本位差D=∑m(1,2,4,7) =Y1+Y2+Y4+Y7 =Y1+Y2+Y4+Y7 E=∑m(1,2,3,7) =Y1+Y2+Y4+Y70 A B CABC DE 000 00 001 11 010 11 011 01 100 10 101 00 110 00 111 11全减器参考电路1 参考电路1用异或门输入用开关输出用探针用集成芯片用门电路全减器用译码器参考电路2 参考电路2输出用探针.输入用逻辑字发生器全减器参考电路 3用数据选择器输入用逻辑字发生器输出用逻辑分析仪. A B C Sn Cn4-20 CD 00 01 11 10 AB 00 01 11 1 10 1 1 1 1 10 0 0 0 0 0 0 00 0 1 1 1 1 1 14-20 CD 00 01 11 10 AB 00 01 11 1 10 C 0 AB 00 0 01 11 10 1 0 1 0 1 1 1 1 1 1 10 0 0 0 0 1 1 10 04-20 C 0 AB 00 0 01 11 10 1 0 1 0 1 1 1 0 1CD 00 01 11 10 AB 00 01 11 1 10 1 1 1 1 10 0B 0 A 0 0 1 CB A1 C 0 04-21(1) CD 00 01 11 10 AB 1 1 00 1 01 11 10 1 1 D D C 0 AB 00 1 01 11 10 0 1 1 11 D 0 D D /D 0 D0 D D /D4-21(1)1 1 0 1 0 0 0 1CD 00 01 11 10 AB 1 1 00 1 01 11 10 1 1 1 10 1 1 0 0 0 0 14-21(2) CD 00 01 11 10 AB 1 1 00 1 01 11 1 10 1 1 1 1 11 1 0 1 0 0 0 01 0 1 0 1 1 1 14-21(2) CD 00 01 11 10 AB 1 1 00 1 01 11 1 10 1 C 0 AB 00 1 01 11 1 1 D 1 1 1 1 11 D 0 0 /D /D 1 10 010 /D /D1。