viple编程实现alu标题：VIPLE编程实现ALU（算术逻辑单元）ALU（Arithmetic Logic Unit）是计算机处理器中的核心组件，负责执行基本的算术和逻辑运算。
在VIPLE（Visual Programmable Logic Emulator）环境中，我们可以模拟并实现一个基础的ALU。
以下将详细阐述如何在VIPLE中逐步实现ALU。
首先，我们需要理解ALU的基本功能。
ALU主要进行两类操作：算术操作和逻辑操作。
算术操作包括加法、减法、乘法、除法等；逻辑操作包括与、或、非、异或等。
在VIPLE中，我们将通过设计和连接各种逻辑门来实现这些功能。
步骤一：熟悉VIPLE环境在开始编程之前，我们需要熟悉VIPLE环境。
VIPLE是一个可视化的编程环境，允许用户通过拖拽和连接逻辑门来创建复杂的数字电路。
在界面左侧，有各种逻辑门供我们选择，如AND门、OR门、NOT门、XOR门等。
在中间的工作区，我们可以放置和连接这些逻辑门。
在右侧，我们可以查看和修改各个输入和输出端口的值。
步骤二：设计加法器首先，我们从最基础的算术操作——加法开始。
在VIPLE中，我们可以使用全加器来实现加法。
全加器接收两个一位二进制数和一个进位输入，产生一个和输出和一个进位输出。
为了实现多位加法，我们需要将多个全加器级联起来。
1. 在工作区中，添加三个全加器。
2. 将第一个全加器的两个输入端口连接到需要相加的两个一位二进制数。
3. 将后续全加器的两个输入端口连接到前一个全加器的和输出和进位输出。
4. 最后一个全加器的和输出就是最终的加法结果。
步骤三：设计减法器减法可以通过加法和补码操作来实现。
首先，我们需要将被减数转换为补码形式，然后将减数加到补码上。
在VIPLE中，我们可以先设计一个加法器，然后添加一些额外的逻辑门来实现补码转换。
1. 使用上述步骤设计一个加法器。
2. 为每个输入位添加一个NOT门，将被减数转换为反码。
西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：算术逻辑运算单元实验学号：312011*********实验日期：2013-12-15一、目的1. 掌握简单运算器的数据传输方式2. 掌握74LS181的功能和应用二、实验原理（1）ALU单元实验构成1、结构试验箱上的算术逻辑运算单元上的运算器是由运算器由2片74LS181构成8字长的ALU 单元。
2、2片74LS373作为2个数据锁存器（DR1、DR2），8芯插座ALU-OUT作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。
3、运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。
（2）ALU单元的工作原理数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线上的数据打入锁存器DR1。
同样，使EDR2为低电平，并且D2CK有上升沿时，把来自数据总线上的数据打入锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181构成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。
当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。
由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。
输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；ALU-O为高电平时，74LS244的输出为高阻。
图1 算术逻辑单元原理图三、使用环境计算机组成原理实验箱四、实验步骤（一）．逻辑或运算实验1．把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J1插座相连（对应二进制开关H16~H23）, 把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。
实验一、运算实验算术逻辑一、实验目的1、掌握简单运算器的数据传送通路2、验证运算功能发生器（74LS181）的组合功能二、实验设备CCT-IV计算机组成原理教学实验系统一台，排线若干。
三、实验原理实验中的运算器由两片74LS181构成。
运算器的输出经过一个三态门74LS245和数据总线相连，运算器的两个数据输入端，分别由二个锁存器74LS273锁存，锁存器的输入端和数据总线相连，数据输入输出都通过总线完成；数据显示灯（“BUS UNIT”）与数据总线相连，用来显示数据总线内容。
实验中的数据输入由数据开关（“INPUT DEVICE”）给出，并经过三态门74LS245和数据总线相连，数据输出可以经总线输出至七段数码管（“OUTPUT DEVICE”）显示S3S2S1S0MLDDR1 T4 LDDR2SW-B图1-2运算器数据通路图1－2中T4为脉冲信号，其它均为电平信号。
在实验中，只需将“W/R UNIT”的T4接至“STATE UNIT”的微动开关ＫＫ２的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3、S2、S1、S0、Cn、M、LDDR、ALU-B、SW-B各电平控制信号用“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1，LDDR2为高电平有效进位控制运算的实验，是在前面实验的基础上增加进位控制部分（如1-3图所示），其中181的进位进入一个74锁存器，其写入是由T4的AR信号控制，T4是脉冲信号，实验时将T4连至“STATE UNIT”的微动开关KK2上。
AR是电平控制信号，可用于实现带进位控制实验，而T4脉冲是将本次运算的进位结果锁存到进位锁存器中。
四、实验内容1、按图1-1实验接线图连接线路，仔细查线无误后，接通电源。
2、用二进制数码开关分别向DR1和DR2寄存器臵数01100101，10100111。
①打开数据输入三态门SW-B=0 关闭运算器输出三态门ALU-B=1②向寄存器DR1传送数据，数据开关臵01100101，LDDR1=1，LDDR2=0，按下KK2，产生T4信号③向寄存器DR2传送数据，数据开关臵10100111，LDDR1=0，LDDR2=1，按下KK2，产生T4信号④关闭数据输入三态门SW-B=1，打开运算器输出三态门ALU-B=0⑤当臵S3、S2、S1、S0、M为11111时，总线指示灯DR1中的数，而臵成10101时总线指示DR2中的数。
