当前位置：文档之家 › 计算机组成原理实验报告(四个实验 图)

计算机组成原理实验报告(四个实验 图)

  • 格式：doc
  • 大小：17.64 MB
  • 文档页数：26

下载文档原格式

  / 26

合集下载

计算机组成原理实验报告(运算器组成存储器)

计算机组成原理实验报告(运算器组成存储器)

计算机组成原理实验报告（运算器组成存储器）计算机组成原理实验报告（运算器组成、存储器）计算机组成原理实验报告一、实验1quartusⅱ的采用一．实验目的掌控quartusⅱ的基本采用方法。

了解74138（3：8）译码器、74244、74273的功能。

利用quartusⅱ检验74138（3：8）译码器、74244、74273的功能。

二．实验任务熟悉quartusⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。

新建项目，利用原理编辑方式输出74138、74244、74273的功能特性，依照其功能表分别展开仿真，检验这三种期间的功能。

三．74138、74244、74273的原理图与仿真图1.74138的原理图与仿真图74244的原理图与仿真图1.4.74273的原理图与仿真图、实验2运算器组成实验一、实验目的1.掌握算术逻辑运算单元（alu）的工作原理。

2.熟悉简单运算器的数据传送通路。

3.检验4十一位运算器（74181）的女团功能。

4.按给定数据，完成几种指定的算术和逻辑运算。

二、实验电路附录中的图示出了本实验所用的运算器数据通路图。

8位字长的alu由2片74181构成。

2片74273构成两个操作数寄存器dr1和dr2，用来保存参与运算的数据。

dr1接alu的a数据输入端口，dr2接alu的b数据输入端口，alu的数据输出通过三态门74244发送到数据总线bus7-bus0上。

参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到dr1或dr2暂存。

图中尾巴上拎细短线标记的信号都就是掌控信号。

除了t4就是脉冲信号外，其他均为电位信号。

nc0，nalu-bus，nsw-bus均为低电平有效率。

三、实验任务按右图实验电路，输出原理图，创建.bdf文件。

四.实验原理图及仿真图给dr1取走01010101，给dr2取走10101010，然后利用alu的直通功能，检查dr1、dr2中是否保存了所置的数。

计算机组成原理实验报告

计算机组成原理实验报告
2）海明码的每一位码Hi（包括数据位和校验位本身）由多个校验位校验，其关系是被校验的每一位位号等于校验它的各校验位的位号之和。
3）在增大合法码的码距时，所有码的码距应尽量均匀增大，以保证对所有码的检错能力平衡提高。
下面具体看一下对一个字节进行海明编码的实现过程。
只实现一位纠错两位检错，由前面的表可以看出，8位数据位需要5位校验位，可表示为H13H12…H2H1。
0
0
1
1
0
0
1
1
0
S1
0
0
1
0
1
0
1
0
1
0
1
0
1
由此可得校验后的数据位表达式为：
D1＝D1 (S1•S2• • •S5)
D2＝D2 (S1• •S3• •S5)
D3＝D3 ( •S2•S3• •S5)
D4＝D4 (S1•S2•S3• •S5)
D5＝D5 (S1• • •S4•S5)
D6＝D6 ( •S2• •S4•S5)
答：我们认为16位数据位的编码原理与8位数据位的hamming编码原理基本相同。即：，在k个数据位之外加上r个校验位，从而形成一个k+r位的新的码字，使新的码字的码距比较均匀地拉大。把数据的每一个二进制位分配在几个不同的偶校验位的组合中，当某一位出错后，就会引起相关的几个校验位的值发生变化，这不但可以发现出错，还能指出是哪一位出错,为进一步自动纠错提供了依据。
《计算机组成原理》
实验报告
实验室名称：S402
任课教师：邹洋
小组成员：王娜任芬
学号：2010212121 2010212119
实验一_Hamming码2
实验二_乘法器7

计算机组成原理--实验报告

计算机组成原理--实验报告

实验一寄存器实验实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。

实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。

实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。

74HC574 的功能如下：- 1 -实验1：A，W 寄存器实验原理图寄存器A原理图寄存器W 原理图连接线表：- 2 -系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。

在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。

放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。

将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H- 3 -置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。

放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。

注意观察：１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。

２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。

实验2：R0，R1，R2，R3 寄存器实验连接线表- 4 -将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将二进制开关K23-K16，置数据分别为11H、22H、33H、44H置控制信号为：K11、K10为10，K1、k0分别为00、01、10、11并分别按住STEP 脉冲键，CK 由高变低，这时寄存器R0、R1\R2\R3 的黄色选择指示灯分别亮，放开STEP键，CK由低变高，产生一个上升沿，数据被写入寄存器。

《计算机组成原理》学生实验报告

《计算机组成原理》学生实验报告

《计算机组成原理》学生实验报告（2011~2012学年第二学期）专业：信息管理与信息系统班级： A0922学号：10914030230姓名：李斌目录实验准备------------------------------------------------------------------------3 实验一运算器实验-----------------------------------------------------------7 实验二数据通路实验-------------------------------------------------------13 实验三微控制器实验--------------------------------------------------------18 实验四基本模型机的设计与实现------------------------------------------22实验准备一、DVCC实验机系统硬件设备1、运算器模块运算器由两片74LS181构成8位字长的ALU。

它是运算器的核心。

可以实现两个8位的二进制数进行多种算术或逻辑运算，具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定，见下表。

两个参与运算的数分别来自于暂存器U29和U30（采用8位锁存器），运算结果直接输出到输出缓冲器U33（采用74LS245，由ALUB信号控制，ALUB=0，表示U33开通，ALUB=1，表示U33不通，其输出呈高阻），由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。

进位输入信号来自于两个方面：其一对运算器74LS181的进位输出/CN+4进位倒相所得CN4；其二由移位寄存器74LS299的选择参数S0、S1、AQ0、AQ7决定所得。

触发器的输出QCY就是ALU结果的进位标志位。

QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY点亮。

计算机组成原理实验报告

计算机组成原理实验报告

湖南师范大学工程与设计学院计算机组成原理实验报告姓名：年级：2014级专业：计算机科学与技术学号：**********任课教师：***开课时间：2015~2016学年第二学期湖南师范大学工程与设计学院实验数据报告单实验课程：计算机组成原理实验题目：基本运算器实验实验日期：2016年 6月13日专业：计算机年级：2014级班级:五班姓名：一.实验目的：1.了解运算器的组成结构2.掌握运算器的工作原理二..实验内容：主要内容：该试验旨在了解运算器内部运算过程及组成结构，并能进行一些简单的数据运算。

该实验通过一片CPLD来实现运算器部件的功能，在接好的实验电路上，用CMA软件将数据加载加入内存，最终实现通过设置CON单元的S3、S2、S1、S0以及时序T1、T2、T3、T4的不同值来实现不同的功能。

表现在：用S3、S2、S1、S0的不同值并配合CN的值来实现将寄存器A、寄存器B中的两个数进行逻辑运算、移位运算、算术运算，并且加上时间脉冲的加入，并且能够准确的实现值的输出。

结果体现在：用FC灯亮表示有进位，FZ灯亮表示零标志，D7…D0灯显示通过运算后得出来的值。

三.实验原理图：图一（运算器原理图）四.实验数据与分析：0000：功能是F＝A（直通），因为A=65,所以F＝65,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0001: 功能是F=B （直通），因为A=A7,所以F＝A7,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0010: 功能是F＝AB,也就是A与B的逻辑与，所以F=25, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0011：功能是F=A+B,也就是A与B的逻辑或，所以F=E7, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0100: 功能是F=/A，0101：功能是F=A不带进位循环右移B(取低三位)位。

0110：功能是当CN=0时，F=A逻辑右移一位；当CN=1时，F=A带进位逻辑右移一位。

《计算机组成原理》实验报告

《计算机组成原理》实验报告

《计算机组成原理》实验报告
一、实验目的
1.搭建并操作一个最基本的模型计算机。

2.建立对计算机组成及其原理的基本认识。

二、实验设备
1.TDN-CM+教学实验系统一套。

2.排线31条：8芯8条，6芯3条，4芯3条，2芯17条。

3.PC 机一台。

三、实验内容
1.一台简单模型计算机的结构
我们将算术逻辑运算器、控制器、寄存器、内部总线等部件搭接起来构
成一个CPU，然后再加上存储器、输入设备、输出设备即构成一台完
整的模型计算机。

其逻辑框图如下。

2.构造一台模型计算机
将组成一台计算机的基本模块组合起来。

在TDN-CM+实验系统中使用
连接导线（排线）将模型计算机的各个部件连接在一起，构成一台完整
的模型计算机。

连线图如下。

四、模型计算机的运行操作
1.打开实验系统的电源开关，点击图标CMP运行软件。

2.联机正常后，可测试连线是否正确。

先选择“【运行】--【通路图】”，再
选“【测试】--【开始】”（否则该菜单呈灰色显示），即弹出“系统测试
对话框”。

(完整word版)计算机组成原理实验1~4

(完整word版)计算机组成原理实验1~4

实验一寄存器实验一、实验目的1、了解CPTH模型机中寄存器的结构、工作原理及其控制方法.2、熟悉CPTH实验仪的基本构造及操作方法。

二、实验电路寄存器的作用是用于保存数据的，因为CPTH模型机是8位的,因此模型机中大部寄存器是8 位的，标志位寄存器（Cy, Z）是二位的.CPTH 用74HC574 (8—D触发器)来构成寄存器。

74HC574 的功能如表1—1所示：图1-1 74HC574的引脚图1. 在CLK的上升沿将输入端的数据打入到8 个触发器中2. 当OC = 1 时触发器的输出被关闭，当OC=0 时触发器的输出数据表1-1 74HC574功能表图1—2 74HC574工作波形图三、实验内容（一）proteus仿真平台1、proteus仿真平台简介Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件。

它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件.它的主界面如图1-3所示：图1—3 proteus仿真平台主界面2、在proteus平台上运行电路:寄存器_1.DSN。

拨动开关,观察灯的亮灭，回答思考题1。

思考题1:先使OC=1,拨D0~D7=00110011,按下CK提供CLK上升沿;再拨D0~D7=01000100,OC=0，此时Q0～Q7为多少？3、CPTH模型机上，寄存器A的电路组成如图1-4所示。

在proteus平台上运行电路：寄存器_2.DSN，回答思考题2。

图1-4 寄存器A原理图思考题2：数据从D端传送到Q端，相应的控制端如何设置？3、CPTH模型机上，寄存器组R0～R3的电路组成如图1-5所示。

在proteus平台上运行电路：寄存器_3。

DSN，回答思考题3。

图1—5 寄存器组R0~R3 原理图74LS139是2—4线译码器，由A、B两个输入端选择控制4个输出端Y0～Y3，使能端E低电平有效，允许译码输出。

74HC32是或门，两个输入端同时为低电平，输出为低电平.具体的控制方式见表1-2。

计算机组成原理实验报告

计算机组成原理实验报告
二、实验内容
1、根据实验方案框图，调用PC模块，选用适当元器件，画出实验电路逻辑图，并组装成电路。
2、在电路上实现下列手动单功能操作，（控制信息可用电平开关输出电平）。
→ 、
→RAM
RAM→Bus
→
设计提示：
1、利用实验箱中提供的总线接口搭接总线结构，各器件再分别挂到总线上。
2、用一片74LS273作为存贮器的地址寄存器。
一、实验目的
1、了解总线的工作原理
2、掌握总线的传送技术
3、熟悉建立总线的器件特性
二、实验内容
1、根据图2-2所示的实验方案，如果要通过“输出显示”观察到“RAM地址寄存器（AR）”中的数据，请选用适当元器件设计实现。画出实验电路逻辑图，并组装成电路。
2、在设计的电路上实现下列手动单功能操作，并写出操作步骤：
从图中可看出，地址信息及数据信息都是通过同一组数据开关经三态传输门挂上总线，再发送相应的部件的。要区分送入总线的信息是地址还是数据，可以通过对操作时序的控制来实现，本实验由于地址值及内容数据都是通过数据开关人工加载的，因此区分总线上的地址和数据信息也就是人为地操作总线上的某些芯片，打入或读出信息。
图2-2总线传送技术实验方案（例）
图3-2 1k×8位的M2114
五、实验步骤
按照实验内容设计并连接电路，
对单个存贮器地址的写操作如下：
1、 =1，CS=1
2、 =0
3、输入端D3D2D1D0输入地址（0H~15H），打入MAR
4、输入端D3D2D1D0输入数据
5、W/R=0
6、CS=1→0→1
7、返回3，写下一个数据
读操作如下：
1、 =1，CS=1
图1-6简单的节拍脉冲发生器一周期的波形

计算机组成原理实验报告(4个)

计算机组成原理实验报告(4个)

上海建桥学院本科实验报告课程名称：计算机组成原理学号：姓名：专业：班级：指导教师：课内实验目录及成绩序号实验名称页码成绩1 八位算术逻辑运算 12 静态随机存取存储器实验63 数据通路114 微程序控制器的实现16总成绩信息技术学院2014年03 月20 日上海建桥学院实验报告课程名称：计算机组成原理实验类型：验证型实验项目名称：八位算术逻辑运算实验地点：实验日期：年月日一、实验目的和要求1、掌握运算器的基本组成结构；2、掌握运算器的工作原理。

二、实验原理和内容实验采用的运算器数据通路如图1-1所示，ALU逻辑功能表如表1-1所示。

图1-1运算器原理图ALU部件由一片 CPLD实现，内部含有三个独立的运算部件，分别为算术、逻辑和移位运算部件。

输入数据IN[7..0]（由插座JP22引出）通过拨动开关sK7..sK0产生（开关由插座JP97引出）。

数据存于暂存器A或暂存器 B中（暂存器A和B的数据可在 LED灯上实时显示），三个部件可同时接受来自暂存器 A和 B的数据。

各部件对操作数进行何种运算由控制信号S3…S0和CN_I来决定（S3…S0由插座JP18引出；CN_I由插座JP19引出），可通过拨动开关sK23..sK20和sK12设置(开关由插座JP89、JP19引出)。

运算结果由三选一多路开关选择，任何时候，多路开关只选择三个部件中的一个部件的运算结果作为ALU的输出。

ALU的输出ALU_D7..ALU_D0通过三态门74LS245送至CPU内部数据总线（iDBus）上(由插座JP25引出)，并通过扩展区单元的的二位数码管和DS94..DS101LED灯显示（LED灯由插座JP62引出）。

如果运算影响进位标志FC、零标志FZ、正负标志FS，则在T3状态的下降沿，相应状态分别锁存到FC、FZ、FS触发器中，实验仪设有LED灯显示各标志位状态。

操作控制信号wA（允许写暂存器A）、wB(允许写暂存器B）、rALU(允许ALU结果输出到内部数据总线（iDBus）上)由JP19引出，都为低电平有效，实验时可通过连接开关sK15..sK13设置(开关由插座JP92引出)。

《计算机组成原理》实验报告1

《计算机组成原理》实验报告1
《计算机组成》实验报告
实验名称： 运算器组成的实验
一 实验目的
1、掌握算术逻辑运算加、减、乘、与的工作原理。 2、熟悉简单运算的数据传送通路。 3、验证实验台运算的 8 位加、减、与成几种指定的算术和逻辑运算。
二 实验内容
图 6 示出了本实验所用的运算器数据通路图。ALU 由 1 片 ispLSI1024 构成。四片 4 位 的二选一输入寄存器 74HC298 构成两个操作数寄存器 DR1 和 DR2，保存参与运算的数据。 DR1 接 ALU的 B数据输入端口，DR2 接 ALU的 A数据输入端口，ALU的输出在 ispLSI1024 内通过三态门发送到数据总线 DBUS7-DBUS0 上，进位信号 C 保存在 ispLSI1024 内的一 个 D 寄存器中。当实验台下部的 IR/DBUS 开关拔到 DBUS 位置时，8 个红色发光二极管 指示灯接在数据总线 DBUS 上，可显示运算结果或输入数据。另有一个指示灯 C 显示运 算进位信号状态。由 ispLSI1024 构成的 8 位运算器的运算类型由选择端 S2，S1，S0 选择， 功能如表 3 所示。
为了在实验中，每次只产生一组 T1，T2，T3，T4 脉冲，需将实验台上的 DP、DB、 DZ 开关进行正确设置。将 DP 开关置 1，将 DB，DZ 开关置 0，每按一次 QD 按钮，则顺 序产生 T1，T2，T3，T4 各一个单脉冲。本实验中采用单脉冲输出。
三 硬件电路设计图
四 实验过程
（1）按图 6 所示，正确连接运算器模块与实验台上的电平开关 K0-K15。由于运算 C 指示
1
1
DR1（01010101），DR2（10101010） 0 1 0
DBUS 10101010 11111111

计算机组成原理实验报告

计算机组成原理实验报告

实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。

2.了解通用寄存器的构成和运用。

二、实验要求掌握通用寄存器R3~R0的读写操作。

三、实验原理实验中所用的通用寄存器数据通路如下图所示。

由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。

图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。

RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。

DRCK信号为寄存器组打入脉冲，上升沿有效。

准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。

图2-3-3 通用寄存器数据通路四、实验内容1.实验连线2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表。

通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表。

通用寄存器“手动／搭接”源编码④通用寄存器的读出五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。

实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式，验证运算功能发生器及进位控制的组合功能。

二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运用。

三、实验原理实验中所用的运算器数据通路如图2-3-1所示。

ALU运算器由CPLD描述。

运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。

计算机组成原理实验报告

计算机组成原理实验报告
2.通过对2732配置，令存储芯片有效，读出80H的内容；向09H地址写入数据F0H；向FEH地址写入数据5BH；最后对数据进行擦除。
实验步骤：（要求配图及说明性文字）
一、对6116进行配置，使/CS与/WE都为低电平，/OE不作要求，保证存储芯片有效
1、向09H地址写入数据F0H，显示结果如图所示：
2.依据熟悉的74LS138译码器，学习使用74LS244或74LS374。对其中一个进行三次以上配置实验总结其功能性说明。
实验步骤：（要求配图及说明性文字）
一、对于74LS138译码器，控制G1、G2A、G2B为1、0、0，再对输入端进行配置，查看/Y0~/Y7的有效信号：
1、输入端C、B、A分别是0、0、0，有效信号是/Y0，结果如下图所示：
图2-2
3、向FEH地址写入5BH，显示结果如图所示：
图2-3
二、对74LS244译码器进行四次配置，实验结果分别如下图所示
图2-1
图2-2
图2-3
图2-4
从上面四次简单配置中，可以看出每种输入都对应一种输出，具体有以下几个结论：
1、/OC1、/OC2分别控制输出端1Y、2Y的高阻态，若为1则输出端是高阻态，否则不是；
2、输入端1A、2A分别控制输出端1Y、2Y的输出信号的有效性，若为1，输出则无效，否则有效；
图1-5
6、输入端C、B、A分别是1、0、1，有效信号是/Y5，结果如下图所示：
图1-6
7、输入端C、B、A分别是1、1、0，有效信号是/Y6，结果如下图所示：
图1-7
8、输入端C、B、A分别是1、1、1，有效信号是/Y7，结果如下图所示：
图1-8
如上图所示，要使/Y6有效各引脚的设置分别是0、1、1、0、0、1。

计算机组成原理实验

计算机组成原理实验
整机仿真 整机是将所有模块通过总线连接在一起，成为一台完整的计算机。 设计需求：该部分将各子模块综合，通过输入/输出设备实现汇编语言的编辑和编译，生 成二进制代码；将二进制代码存入主存，顺序执行，经过“指令模块”实现全速、单步或微 单步运行程序，完成程序功能。各步程序结果，各寄存器变量通过显示输出实时查看。
1. 采用 Cache-Memory 存储层次。 2. 地址长度为 16 位，数据寄存器长度 16 位，存储字长是 8 位，采用小端存储模式。 3. Cache 采用二路组相联，Cache 大小为 1KB，每个字块 4 个字，字长为 2B。 4. 能根据有效地址读 Cache 和内存，把数据读入数据寄存器中；能根据有效地址把
1、 运算器由 ALU，状态寄存器，通用寄存器组成。 2、 ALU 能够进行加、减、乘、除等四则运算，与、或、非、异或等逻辑运算以及移
位求补等操作。其中乘除法要实现原码 1 位乘、补码 1 位乘（Booth）、原码加减 交替除法、补码加减交替除法 4 种算法。选作原码/补码 2 位乘算法。 3、 通用寄存器组用于保存参加运算的操作数和运算结果。 4、 状态寄存器用于记录算术、逻辑运算的结果状态。程序设计中，这些状态通常用 作条件转移指令的判断条件，所以又称为条件码寄存器。一般均设置如下几种状 态位：零标志位（Z），负标志位（N），溢出标志位（v），仅为或借位标志（C）。 【输入】从 ins_input.txt 读入。每行有一个操作码和两个操作数，用空格分开，操作数用原 码表示。 e.g. Add 0.110111 1.101110 Sub 0.100111 0.101011 Mul 1.101110 0.110111 【输出】将运算过程和结果输入到 output.txt 例如： ori_onebit_times [x]ori=1.101110 [y]ori=0.110111 x*=0.101110 y*=0.110111 0.000000 110111 + 0.101110 -------------------------------0.101110 0.010111 0 11011 + 0.101110 -------------------------------1.000101 0 0.100010 10 1101 + 0.101110 -------------------------------1.010000 10 0.101000 010 110 0.010100 0010 11 + 0.101110 -------------------------------1.000010 0010 0.100001 00010 1 + 0.101110 --------------------------------

计算机组成原理全部实验

计算机组成原理全部实验

计算机科学技术系王玉芬2012年11月3日基础实验部分该篇章共有五个基础实验组成，分别是：实验一运算器实验实验二存储器实验实验三数据通路组成与故障分析实验实验四微程序控制器实验实验五模型机CPU组成与指令周期实验实验一运算器实验运算器又称作算术逻辑运算单元（ALU），是计算机的五大基本组成部件之一，主要用来完成算术运算和逻辑运算。

运算器的核心部件是加法器，加减乘除运算等都是通过加法器进行的，因此，加快运算器的速度实质上是要加快加法器的速度。

机器字长n位，意味着能完成两个n位数的各种运算。

就应该由n个全加器构成n位并行加法器来实现。

通过本实验可以让学生对运算器有一个比较深刻的了解。

一、实验目的1．掌握简单运算器的数据传输方式。

2．掌握算术逻辑运算部件的工作原理。

3. 熟悉简单运算器的数据传送通路。

4. 给定数据，完成各种算术运算和逻辑运算。

二、实验内容：完成不带进位及带进位的算术运算、逻辑运算实验。

总结出不带进位及带进位运算的特点。

三、实验原理：1.实验电路图图4-1 运算器实验电路图2.实验数据流图图4-2 运算器实验数据流图3.实验原理运算器实验是在ALU UNIT单元进行；单板方式下，控制信号，数据，时序信号由实验仪的逻辑开关电路和时序发生器提供，SW7－SW0八个逻辑开关用于产生数据，并发送到总线上；系统方式下，其控制信号由系统机实验平台可视化软件通过管理CPU来进行控制，SW7－SW0八个逻辑开关由可视化实验平台提供数据信号。

（1）DR1，DR2：运算暂存器，（2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。

（3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。

（4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。

（5）M：M＝0执行算术操作；M＝1执行逻辑操作。

（6）/CN ：/CN＝0表示ALU运算时最低位加进位1；/CN＝1则表示无进位。

计算机组成原理实验报告4_图文.

计算机组成原理实验报告4_图文.

计算机组成原理实验报告Computer Organization Lab Reports____________________________________________________________________ __________ 班级: ___ 姓名:__ _ 学号:_____ 实验日期:_____________学院: ___ _ 专业:_ _____实验顺序:_______ 原创:__ _____ 实验名称:_ ____实验分数:_______ 考评日期:________ 指导教师:____________________________________________________________________ __________一、实验目的1.熟悉与了解准双向I/O口的构成原理。

2.熟悉通用寄存器的数据通路,掌握通用寄存器的构成和运用。

3.熟悉和了解指令总线的数据通路与构成途径,掌握指令部件的“取指”规则及地址段运用技巧。

____________________________________________________________________ __________二、实验环境Dais-CMX16+达爱思教仪、导线____________________________________________________________________ __________三、实验原理1. Dais-CMX 16+向用户提供的是按准双向原理设计的十六位输入/输出I/O口,当该位为“1"时才能用作输入源,上电或复位时该十六位I/O口被置位(即为"OFFFFh"。

通常情况下,在用作输入的时候就不能再有输出定义。

电路结构如图2-5-1所不。

该口外接十六位二进制数据开关,适用于外部数据的输入,该口跨接十六个发光二极管和经缓冲驱动的四个七段显示,能以二进制和十六进制两种方式显示1/O口的输入输出状态。

计算机组成原理--实验报告

计算机组成原理--实验报告

实验一寄存器实验实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。

实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。

实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。

74HC574 的功能如下：--实验1：A，W 寄存器实验原理图寄存器A原理图寄存器W 原理图连接线表：--系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。

在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。

放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。

将66H写入W寄存器--二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。

放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。

注意观察：１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。

２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。

实验2：R0，R1，R2，R3 寄存器实验连接线表--将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将二进制开关K23-K16，置数据分别为11H、22H、33H、44H置控制信号为：K11、K10为10，K1、k0分别为00、01、10、11并分别按住STEP 脉冲键，CK 由高变低，这时寄存器R0、R1\R2\R3 的黄色选择指示灯分别亮，放开STEP键，CK由低变高，产生一个上升沿，数据被写入寄存器。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

福建农林大学计算机与信息学院计算机类实验报告课程名称：计算机组成原理姓名：周孙彬系：计算机专业：计算机科学与技术年级：2012级学号：3126010050指导教师：张旭玲职称：讲师2014年06 月22日实验项目列表序号实验项目名称成绩指导教师1 算术逻辑运算单元实验张旭玲2 存储器和总线实验张旭玲3 微程序控制单元实验张旭玲4 指令部件模块实验张旭玲福建农林大学计算机与信息学院信息工程类实验报告系：计算机专业：计算机科学与技术年级： 2012级姓名：周孙彬学号： 3126010050 实验课程：实验室号：_______ 实验设备号：实验时间：指导教师签字：成绩：实验一算术逻辑运算单元实验实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用实验要求完成不带进位位算术、逻辑运算实验。

按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。

实验说明1、ALU单元实验构成（如图2-1-1）1、运算器由2片74LS181构成8位字长的ALU单元。

2、2片74LS374作为2个数据锁存器（DR1、DR2），8芯插座ALU-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。

运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT 作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。

图2-1-1图2-1-22、ALU单元的工作原理（如图2-1-2）数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。

同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。

算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。

当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。

由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。

输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；当ALU-O为高电平时，74LS244的输出为高阻。

实验步骤1、不带进位位逻辑或运算实验把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J01插座相连(对应二进制开关H16~H23)，把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。

把D1CK和D2CK用连线连到脉冲单元的PLS1上，把EDR1、EDR2、ALU-O、S0、S1、S2、S3、CN、M接入二进制开关（请按下表接线）。

控制信号接入开关位号D1CK PLS1 孔D2CK PLS1 孔EDR1 H8 孔EDR2 H7 孔ALU-O H6 孔CN H5 孔M H4 孔S3 H3 孔S2 H2 孔S1 H1 孔S0 H0 孔按启停单元中的运行按钮，使实验平台处于运行状态。

二进制开关H16~H23作为数据输入，置33H（对应开关如下表）。

H23 H22 H21 H20 H19 H18 H17 H16 数据总线值D7 D6 D5 D4 D3 D2 D1 D0 8位数据0 0 1 1 0 0 1 1 33H置各控制信号如下：H8 H7 H6 H5 H4 H3 H2 H1 H0 EDR1 EDR2 ALU-O CN M S3 S2 S1 S00 1 0 1 1 1 1 1 0按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把33H打入DR1数据锁存器，通过逻辑笔或示波器来测量确定DR1寄存器（74LS374）的输出端，检验数据是否进入DR1中。

二进制开关H16~H23作为数据输入，置55H（对应开关如下表）。

H23 H22 H21 H20 H19 H18 H17 H16 数据总线值D7 D6 D5 D4 D3 D2 D1 D0 8位数据0 1 0 1 0 1 0 1 55H置各控制信号如下：H8 H7 H6 H5 H4 H3 H2 H1 H0 EDR1 EDR2 ALU-O CN M S3 S2 S1 S01 0 0 1 1 1 1 1 0按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿的脉冲，把55H 打入DR2数据锁存器。

经过74LS181的计算，把运算结果（F=A或B）输出到数据总线上，数据总线上的LED显示灯IDB0~IDB7应该显示为77H。

实验结果2、不带进位位加法运算实验二进制开关H16~H23作为数据输入，置33H（对应开关如下表）。

H23 H22 H21 H20 H19 H18 H17 H16 数据总线值D7 D6 D5 D4 D3 D2 D1 D0 8位数据0 0 1 1 0 0 1 1 33H置各控制信号如下：H8 H7 H6 H5 H4 H3 H2 H1 H0 EDR1 EDR2 ALU-O CN M S3 S2 S1 S00 1 0 1 0 1 0 0 1按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把33H打入DR1数据锁存器，通过逻辑笔或示波器来测量确定DR1寄存器（74LS374）的输出端，检验数据是否进入DR1中。

二进制开关H16~H23作为数据输入，置55H（对应开关如下表）。

H23 H22 H21 H20 H19 H18 H17 H16 数据总线值D7 D6 D5 D4 D3 D2 D1 D0 8位数据0 1 0 1 0 1 0 1 55H置各控制信号如下：H8 H7 H6 H5 H4 H3 H2 H1 H0 EDR1 EDR2 ALU-O CN M S3 S2 S1 S01 0 0 1 0 1 0 0 1按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿，把55H打入DR2数据锁存器。

经过74LS181的计算，把运算结果(F=A加B)输出到数据总线上，数据总线上的LED显示灯IDB0~IDB7应该显示为88H。

实验结果实验二存储器和总线实验实验目的熟悉存储器和总线的硬件电路实验要求按照实验步骤完成实验项目，熟悉存储器的读、写操作，理解在总线上数据传输的方法。

实验说明1、存储器和总线的构成总线由1片74LS245、1片74LS244组成，把整个系统分为内部总线和外部总线。

2片74LS374锁存当前的数据、地址总线上的数据以供LED显示。

(如图2-4-1)存储器采用静态1片RAM（6264）。

存储器的控制电路由1片74LS32和74LS08组成。

（如图2-4-2）图2-4-1 图2-4-22、存储器和总线的原理（1）总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用1片74LS245作为数据总线，另1片74LS244作为地址总线（见图2-4-3）。

总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内、外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当BUS=0时，数据由外到内。

图2-4-3（2）由于本系统内使用8根地址线、8位数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图2-4-4）。

6264的数据、地址总线已经接在总线单元的外部总线上。

存储器有3个控制信号：地址总线设置存储器地址，RM=0时，把存储器中的数据读出到总线上；当WM=0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。

为了更方便地编辑内存中的数据，在实验平台处于停机状态时，可由监控来编辑其中的数据。

图2-4-43、控制信号说明信号名称作用有效电平BUS 总线方向选择RM 6264的读允许信号低电平有效WM 6264的写允许信号低电平有效EMCK 6264的写入脉冲信号上升沿有效CR 监控对6264的读允许信号低电平有效CW 监控对6264的写允许信号低电平有效M/C 监控选择程序空间或微程序空间实验步骤1、存储器的写操作把内部地址总线AJ1（8芯盒形插座）与CPT-B板上的二进制开关单元中J03插座相连（对应二进制开关H0~H7），把内部数据总线DJ8与CPT-B板上的J02插座相连（对应二进制开关H8~H15）。

把EMCK连到脉冲单元的PLS1，WC、RC、BUS接入二进制的开关中。

（请按下表接线）。

信号定义接入开关位号EMCK PLS1 孔WM H22 孔RM H21 孔BUS H21 孔按启停单元中的运行按钮，置实验平台为运行状态。

二进制开关H0~H7作为地址(A0~A7)输入，置55H（对应开关如下表）。

H7 H6 H5 H4 H3 H2 H1 H0 数据总线值A7 A6 A5 A4 A3 A2 A1 A0 8位数据0 1 0 1 0 1 0 1 55H二进制开关H8~H15作为数据(D0~D7)输入，置66H(对应开关如下表)。

H15 H14 H13 H12 H11 H10 H9 H8 数据总线值D7 D6 D5 D4 D3 D2 D1 D0 8位数据0 1 1 0 0 1 1 0 66H置各控制信号如下：H22 H21WM RM、BUS0 1按脉冲单元中的PLS1脉冲按键，在EMCK上产生一个上升沿，数据从内部数据总线流向外部数据总线，将数据66H写入地址为55H的存储单元。

2、读存储器的数据到总线上在做好实验1的基础上，保持电源开启和线路连接不变，只拔掉内部数据总线DJ8与CPT-B板上的J02插座(对应二进制开关H8~H15) 的连接。

按启停单元中的运行按钮，置实验平台为运行状态。

二进制开关H0~H7作为地址（A0~A7）输入，置55H（对应开关如下表）H7 H6 H5 H4 H3 H2 H1 H0 数据总线值A7 A6 A5 A4 A3 A2 A1 A0 8位数据0 1 0 1 0 1 0 1 55H置各控制信号如下：H22 H21WM RM、BUS1 0按脉冲单元中的PLS1脉冲按键，在EMCK上产生一个上升沿，数据从外部数据总线流向内部数据总线，将存储器55H单元中的内容输出，应该为实验1中的写入的数据66H。

此时数据总线上的指示灯IDB0~IDB7显示结果66H。

实验结果实验三微程序控制单元实验实验目的1、熟悉微程序控制器的原理2、掌握微程序编制、写入并观察运行状态实验要求按照实验步骤完成实验项目，掌握设置微地址、微指令输出的方法实验说明1、微程序控制单元的构成：（如图2-6-1）8位微地址寄存器由2片74LS161组成；3片6264（3*8位）为微程序存储器；24位微指令锁存器由3片74LS374组成。