下载文档原格式
院课程设计三输入与门设计学生姓名：学院：专业班级：专业课程：集成电路设计基础指导教师：年月日目录一、概述 (2)二、设计要求 (3)三、设计原理 (3)四、设计思路 (4)4.1非门电路 (4)4.2三输入与非门电路 (4)五、三输入与门电路设计 (6)5.1原理图设计 (6)5.2仿真分析 (6)六、版图设计 (8)6.1 PMOS管版图设计 (8)6.2 NMOS管版图设计 (10)6.3与门版图设计 (11)七、LVS比对 (15)八、心得体会 (16)参考文献 (17)一、概述随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。
随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。
集成电路有两种。
一种是模拟集成电路。
另一种是数字集成电路。
从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。
而在数字集成电路中应用最广泛的就是CMOS集成电路，CMOS集成电路出现于20世纪60年代后期，随着其制造工艺的不断进步，CMOS电路逐渐成为当前集成电路的主流产品。
本文便是讨论的CMOS与门电路的设计仿真及版图等的设计。
版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。
集成电路制造厂家根据版图来制造掩膜。
版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。
很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。
目录一、电路逻辑功能 (2)1.1、电路设计流程 (2)1.2、真值表与表达式 (2)1.3、电路逻辑图 (3)1.4、线路图 (3)1.5、ERC验证及T-Spice仿真 (4)二、版图设计 (6)2.1、总体版图设计流程 (6)2.2、总体版图以及DRC验证 (7)2.3、三输入异或门T-Spice仿真 (8)三、三输入异或门版图设计的LVS验证 (9)四、结论 (10)一、电路逻辑功能1.1、电路设计流程1.2、真值表与表达式表达式：Y =A⊕B⊕C=C B A+C B A+C B A+ABC真值表：A B C Y F0 0 0 0 1 0 0 1 1 0 0 1 0 1 00 1 1 0 11 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 01.3、电路逻辑图1.4、线路图1.5、ERC验证及T-Spice仿真二、版图设计2.1、总体版图设计流程操作步骤：1．新建文件夹：在电脑E 盘新建文件夹，文件夹名为XOR。
2．打开L-Edit 软件：在桌面上双击L-Edit v13.0 快捷键，打开L-Edit v13.0 软件。
3．另存新文件：选择File——Save As 命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存储目录（存储在刚才新建的文件夹XOR中），在“文件名”文本框中输入文件名称，例如：XOR。
4．取代设定：选择File——Replace Setup 命令，单击出现的对话框的From file 下拉列表右侧的Browser按钮，选择d:\My Documents\Tanner EDA\Tanner Toolsv13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb文件，如图所示，再单击OK 按钮。
接着出现一个警告对话框，按确定按钮，就可将lights.tdb文件的设定选择性应用在目前编辑的文件，包括格点设定、图层设定等。
院课程设计三输入与门设计学生姓名：学院：专业班级：专业课程：集成电路设计基础指导教师：年月日目录一、概述 (2)二、设计要求 (3)三、设计原理 (3)四、设计思路 (4)4.1非门电路 (4)4.2三输入与非门电路 (4)五、三输入与门电路设计 (6)5.1原理图设计 (6)5.2仿真分析 (6)六、版图设计 (8)6.1 PMOS管版图设计 (8)6.2 NMOS管版图设计 (10)6.3与门版图设计 (11)七、LVS比对 (15)八、心得体会 (16)参考文献 (17)一、概述随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。
随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。
集成电路有两种。
一种是模拟集成电路。
另一种是数字集成电路。
从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。
而在数字集成电路中应用最广泛的就是CMOS集成电路，CMOS集成电路出现于20世纪60年代后期，随着其制造工艺的不断进步，CMOS电路逐渐成为当前集成电路的主流产品。
本文便是讨论的CMOS与门电路的设计仿真及版图等的设计。
版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。
集成电路制造厂家根据版图来制造掩膜。
版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。
不同的工艺，有不同的设计规则。
设计者只有得到了厂家提供的规则以后，才能开始设计。
版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。
很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。
实验二三输入与门、三输入或门一、实验目的1、理解简单组合电路设计方法。
2、掌握基本门电路的应用。
二、实验原理三输入与门、三输入或门的真值表略。
输出分别为：out=a&b&c; out=a^b^c;三、实验连线1、将EP2C5适配板左下角的JTAG用十芯排线和万用下载区左下角的SOPC JTAG 口连接起来，万用下载区右下角的电源开关拨到SOPC下载的一边2、请将JPLED1短路帽右插，JPLED的短路帽全部上插。
3、请将JP103的短路帽全部插上。
四、实验步骤按照步骤三正确连线，完成项目的建立，文件的命名，文件的编辑，语法检查，引脚分配，编译，下载。
引脚锁定见图：图4-1五、实验代码三输入与门参考代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY triple_input ISPORT (A :IN STD_LOGIC;B :IN STD_LOGIC;C :IN STD_LOGIC;OUTA :OUT STD_LOGIC);END triple_input;ARCHITECTURE ADO OF triple_input ISBEGINOUTA<= A AND B AND C;END ADO;波形如下：图5-1三输入或门参考代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY triple_input ISPORT (A :IN STD_LOGIC;B :IN STD_LOGIC;C :IN STD_LOGIC;OUTA :OUT STD_LOGIC);END triple_input;ARCHITECTURE ADO OF triple_input ISBEGINOUTA<= A OR B OR C;END ADO;波形如下：图5-2六、实验现象对应真值表，以开关SW1,SW2,SW3 作为三输入与门或者三输入或门输入信号对应a,b,c，以D101为输出信号，当结果为0时彩色LED灯熄灭，当结果1时彩灯点亮。
三输入与门集成电路设计输入与门是一种基本的逻辑门电路，它在数字电子系统中起着重要的作用。
输入与门将两个或多个输入信号作为输入，并且只有当所有输入信号都为逻辑1时，输出信号才为逻辑1；否则，输出信号为逻辑0。
在本文中，我将设计一个三输入与门的集成电路。
这个电路将包括逻辑门的引脚定义、真值表、卡诺图、布尔代数和逻辑门的实际电路图。
首先，我们来定义三输入与门的引脚。
这个电路将有三个输入引脚（A、B和C）和一个输出引脚（Y）。
接着我们来定义真值表。
真值表显示了当输入引脚取不同逻辑值时，输出引脚的逻辑值。
对于三输入与门，我们有8个可能的输入组合，因此真值表将有8行。
```A，B，C，Y---，---，---，---0，0，0，00，0，1，00，1，0，00，1，1，01，0，0，01，0，1，01，1，0，01，1，1，1```现在我们来使用卡诺图来简化这个真值表。
卡诺图是一种图形化工具，用于将布尔函数转换为逻辑门电路。
对于三输入与门，我们将有一个3×8的卡诺图。
```BC---------AC，0，0，1，1---，---，---，--0，0，0，---，---，---，--0，0，0，---，---，---，--0，0，0，---------```根据卡诺图，我们可以将布尔函数简化为Y=A'BC。
接下来，我们将使用布尔代数来表示布尔函数。
通过应用布尔代数的定律和规则，我们可以简化布尔函数。
对于三输入与门，布尔函数的表达式为Y=A'BC。
最后，我们将设计一个实际的三输入与门电路图。
在这个电路图中，我们将使用逻辑门的符号来表示逻辑门的功能。
根据布尔函数的表达式Y=A'BC，我们需要一个非门和两个与门来实现这个电路。
```ABC\，/\+---Y!v++!```通过连接两个与门的输出到一个非门的输入，我们可以实现三输入与门的功能。
在本文中，我们设计了一个三输入与门的集成电路。
1绪论1.1 设计背景随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具[1]。
国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。
CAD技术的发展使得电子线路设计的速度、质量和精度得以保证[2]。
tanner 是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件。
Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。
该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。
其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。
L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。
L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。
1.2设计目标1.用tanner软件中的原理图编辑器S-Edit编辑三输入与非门电路原理图。
基于mos管元件的三输入与门电路摘要：本文介绍了基于mos管元件的三输入与门电路的设计和实现。
通过对mos管的特性和工作原理的分析，提出了一种简单有效的三输入与门电路的设计方案，并进行了电路模拟和实验验证。
结果表明，该电路具有较高的稳定性和可靠性，在实际应用中具有广泛的应用前景。
关键词：mos管；三输入与门电路；设计方案；电路模拟；实验验证一、引言与门是数字电路中最基本的逻辑门之一，其输出信号只有当所有输入信号都为高电平时才为高电平，否则为低电平。
在实际应用中，常常需要实现多个输入信号的与运算，这就需要设计多输入与门电路。
本文介绍了一种基于mos管元件的三输入与门电路的设计和实现。
二、mos管的特性和工作原理mos管是一种非常重要的半导体器件，其特性和工作原理对于设计和实现数字电路具有重要的影响。
mos管分为n沟道mos管和p沟道mos管两种，其中n沟道mos管的导通电压为正，p沟道mos管的导通电压为负。
mos管的三个端口分别为栅极、源极和漏极，栅极与源极之间的电压可以控制漏极与源极之间的电流。
mos管的工作原理可以分为三个阶段：截止区、线性区和饱和区。
当栅极与源极之间的电压小于mos管的截止电压时，mos管处于截止区，此时漏极与源极之间的电流非常小。
当栅极与源极之间的电压逐渐增加，mos管进入线性区，此时漏极与源极之间的电流与栅极与源极之间的电压呈线性关系。
当栅极与源极之间的电压继续增加，mos 管进入饱和区，此时漏极与源极之间的电流达到最大值，不再随栅极与源极之间的电压的增加而增加。
三、三输入与门电路的设计方案基于mos管元件的三输入与门电路的设计方案如下图所示：该电路由三个mos管和三个电阻组成，其中R1、R2和R3为限流电阻，用于限制mos管的漏极电流，防止mos管烧坏。
当A、B和C 三个输入信号都为高电平时，三个mos管均处于饱和区，此时输出信号为高电平；否则输出信号为低电平。
《集成电路工艺与版图设计》课堂作业班级：电子科学与技术01班姓名：曾海学号：201031722、3、4输入异或门版图设计如下：一、二输入异或门：（1）原理图：<2>L-edit中进行设计的如下二输入或非门版图<3>提取后在T-SPICE中进行参数及输入输出设置如下:VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0)VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<4>在W-EDIT中得到仿真波形图：二、三输入或非门<1>三输入异或门版图<3>参数及输入输出设置VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0) VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<3>仿真图三、四输入或非门<1>版图设计<2>参数及输入输设置Vdd Vdd GND 5VA A GND BIT ({1001} pw=20N lt=10N ht=10N on=5 off= 0)VB B GND BIT ({1010} pw=20N lt=10N ht=10N on=5 off= 0)VC C GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0)VD D GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0).tran 20N 100N.print tran v(OUT) v(A) v(B) v(C) v(D)<3>仿真图4、版图设计总结（1）本次设计中，由仿真图可以看出，仿真波形不是标准的方波图形，而是有相应的误差，可能是由于版图的设计中，布线或器件的放置不合理导致的。
目录1 绪论 (1)1.1 设计背景 (1)1.2 设计目标 (2)2 三输入与非门电路原理图编辑 (3)2.1 三输入与非门电路结构 (3)2.2 三输入与非门电路仿真分析波形 (4)2.3 三输入与非门电路的版图绘制 (5)2.4 三输入与非门版图电路仿真并分析波形 (6)2.5 LVS检查匹配 (7)总结 (8)参考文献 (9)附录一：电路原理图网表 (10)附录二：版图网表 (11)1 绪论1.1 设计背景随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具[1]。
国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。
CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。
tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice 程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件。
Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。
该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。
其中的L-Edit 版图编辑器在国内应用广泛，具有很高知名度。
L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件L-Edit Pro 包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。
1绪论1.1 设计背景随着集成电路技术的日益进步，使得计算机辅助设计(CAD)技术已成为电路设计师不可缺少的有力工具［1］。
国内外电子线路CAD 软件的相继推出与版本更新，使CAD 技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。
CAD 技术的发展使得电子线路设计的速度、质量和精度得以保证。
在众多的CAD 工具软件中，Spice 程序是精度最高、最受欢迎的软件工具，tanner 是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner 软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。
Tanner 集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。
该软件功能十分强大，易学易用，包括S-Edit，T-Spice, W-Edit，L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。
其中的L-Edit 版图编辑器在国内应用广泛，具有很高知名度。
L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC 设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。
L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS) CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案［2］。
L-Edit Pro丰富完善的功能为每个IC 设计者和生产商提供了快速、易用、精确的设计系统。
虽然SPICE开发至今已超过20年，然而其重要性并未随着制程的进步而降低。
就国内的设计环境而言，商用的SPICE模拟软件主要有Hspice、Pspice、SBTspice、SmartSpice 与Tspice 等。
HSpice是Spice程序应用在PC上的程序，它的主要算法与Spice相同。
由于HSpice A/D 程序集成了模拟与数字电路的仿真运算法，它不仅可以仿真单一的模拟电路或数字电路，而且可以有效、完善地仿真模拟和数字混合电路。
经过多年的改版，HSpice A/D 以其强大的功能及高度的集成性而成为先进最受欢迎的电路仿真软件。
1.2 设计目标1. 用MOS 场效应管实现三输入或门电路。
2. 用tanner 软件中的原理图编辑器S-Edit 编辑三输入或门电路原理图。
3. 用tanner 软件中的W-Edit 对三输入或门电路进行仿真，并观察波形。
4. 用tanner软件中的L-Edit绘制三输入或门版图，并进行DRC验证。
5. 用W-Edit 对三输入或门的版图电路进行仿真并观察波形。
6用tanner软件中的layout-Edit对三输入或门进行LVS检验观察原理图与版图的匹配程度。
2三输入或门电路原理图编辑2.1电路结构用CMOS 实现三输入或门电路，PMOS 和NMOS 管进行全互补连接方式， 栅极相连作为输入，电路上面是三个 PMOS 并联，PMOS 的漏极与下面NMOS 的漏极相连作为输出，POMS 管的源极和衬底相连接高电平，三个 NMOS 管的其工作原理为:及当输入A,B,C 都为0时，与其相连的PMOS 管导通，与其相连的NMOS 管截 至，与GND 相连的NMOS 导通，输出为GND 的值; 当输入A=0 , B=0 , C=1时，与C 相连的NMOS 管导通，输出为 C 的值；当 A=0,B=0,C=0 时，Y=0;当 A=0,B=1,C=0 时，丫=1 ；当 A=1,B=0,C=0 时，丫=1 ；当 A=1,B=1,C=0 时，丫=1 ； 当 A=0,B=0,C=1 时，丫=1; 当 A=0,B=1,C=1 时，Y=1 ； 当 A=1,B=0,C=1 时，丫=1; 当 A=1,B=1,C=1 时，Y=1 ；源极与衬底相连接低电平；原理图如图 2.1所示图2.1与非门电路的原理图当输入A=0 , B=1 , C=0时，与B相连的NMOS管导通，输出为B的值；当输入A=0，B=1，C=1时，与B,C相连的NMOS管导通，输出为B或者C的值；当输入A=1，B=0，C=0时，与A相连的NMOS管导通，输出为A的值；当输入A=1，B=0，C=1时，与A,C相连的NMOS管导通，输出为A或者C的值；当输入A=1，B=1，C=0时，与A,B相连的NMOS管导通，输出为A或者B的值；当输入A=1，B=1，C=1时，与A,B,C相连的NMOS管导通，输出为A或者C 或者B 的值；2.2 三输入或门电路仿真观察波形给三输入或门的输入加激励，高电平为Vdd=5V，低电平为Gnd,并添加输入输出延迟时间，进行仿真，并输出波形；波形图如下图 2.2 所示。
2.3三输入或门电路的版图绘制用L-Edit 版图绘制软件对三输入或门电路进行版图绘制，同时进行DRC 验 证，查看输出结果，检查有无错误；版图和输出结果如图2.3所示。
r --------------- DRC Ccmplete DSC trrcvs fqundDisplay DECEITQ . O X图2.2三输入或门电路输入输出波形图图2.3三输入或门电路版图及 DRC 验证结果2.4三输入或门版图电路仿真观察波形同或门原理图仿真相同，添加激励、电源和地，同时观察输入输出波形；波形如下图2.3所示图2.4三输入或门电路版图输入输出波形图三输入或门电路的版图仿真波形与原理图的仿真输出波形基本一致，并且符合输入输出的逻辑关系，电路的设计正确无误。
2.5 LVS检查匹配o詢1:曲I 95Xdau9瞻血叹竊 daie 总结Ciicuits are £呱社 m tine ： 0:0D (m ：sti图2.5 三输入或门电路 LVS 检查匹配图择要查看的输出，观察输出结果检查三输入或门电路原理图与版图的匹配程度; 输出结果如下图2.5 通过这次课程设计，学习使用一个新工具--- tanner 软件。
并使用tanner用layout-Edit 对三输入或门进行LVS 检查验证，首先添加输入输出文件，选软件对三输入或门模拟电路进行了绘制， 并其电路进行了仿真。
在此过程中对IC U 冷 乂 lur Cinail prottB7~5p;ci ； T r ^rsdihiQiKtnAorSleittic OpLoul iJipui fibsPreratckF L 】 0 =nor ；s), 17：[“Qi ftK N:血 meh 仏 0 B 丫址nn^]UrdNE irECnptiuii r --------------R*LU 1- Circmh ir*叫：<1prc ：e;> lllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllll 1费111 打寸幵傅|匚l 除恬山血丘去比址」 ［祥佩気比曰 C ：\l 迥"Ahui 由泄油D E 訓丘怙徂孟£山［测加Fkl 命耐Sdimti: Mllist . .11逝1巾血曲衍■恤业或初?上101曲/砧1狙鼻?gr«i and fliltDei治斑h file:C.jfttLt :t5crip:iia -集成电路的原理图和版图的绘制及仿真，对模拟电路的工作原理有了进一步的了解。
典型的模拟电路的设计借助典型器件特性的探讨、运用tanner 软件对模拟电路的原理图进行绘制，并进行了电路仿真，熟悉了tanner 在此方面的应用，对这两个软件有了更深刻的了解。
这次课程设计，学习了新软件，对其从一无所知到了解，这其中遇到了许多问题。
在用tanner 绘制版图时由于对其结构不是特别熟悉导致出现问题。
PMOS 要使用P select,N well。
NMOS要使用N select。
以至于浪费了挺多时间。
以后在学习的过程中一定要把理论知识掌握熟练，再进行实践。
总的来说这次课程设计还是很有意义的，对自己专业也有了更深的了解。
同时，学会了电路版图的绘制及仿真。
在此次课程设计中也遇到了很多问题，多亏老师的指导和同学的帮助，能够按时完成设计。
参考文献[1] 钟文耀，郑美珠.CMOS电路模拟与设计一基于Hspice.全华科技图书股份有限公司印行,2006.[2] 刘刚等著微电子器件与IC设计基础.第二版.科学出版社,2009.附录一：版图网表* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ; * TDB File: C:\Users\Administrator\Desktop\LJB\layout\Layout2.tdb* Cell: Cell0 Version 1.80* Extract Definition File: ..\..\tanner\LEdit90\Samples\SPR\example1\lights.ext * Extract Date and Time: 07/05/2013 - 10:26.include C:\Users\Administrator\Desktop\tanner\TSpice70\models\ml2_125.md* Warning: Layers with Unassigned AREA Capacitance.* <Poly Resistor ID>* <Poly2 Resistor ID>* <N Diff Resistor ID>* <P Diff Resistor ID>* <P Base Resistor ID>* <N Well Resistor ID>* Warning: Layers with Unassigned FRINGE Capacitance.* <Pad Comment>* <Poly1-Poly2 Capacitor ID>* <Poly Resistor ID>* <Poly2 Resistor ID>* <N Diff Resistor ID>* <P Diff Resistor ID>* <P Base Resistor ID>* <N Well Resistor ID>* Warning: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor ID>* <NMOS Capacitor ID>* <PMOS Capacitor ID>NODE NAME ALIASES9 = Y (74,-12)M1 2 Y 1 8 PMOS L=5u W=5u* M1 DRAIN GATE SOURCE BULK (63.5 -3.5 68.5 1.5)M2 Y 6 7 8 PMOS L=3u W=5u* M2 DRAIN GATE SOURCE BULK (29.5 -3.5 32.5 1.5)M3 7 4 5 8 PMOS L=3u W=5u* M3 DRAIN GATE SOURCE BULK (18 -3.5 21 1.5)M4 5 3 2 8 PMOS L=3u W=5u* M4 DRAIN GATE SOURCE BULK (7 -3.5 10 1.5)M5 Y Y 1 Y NMOS L=5u W=5u* M5 DRAIN GATE SOURCE BULK (63.5 -24.5 68.5 -19.5)M6 Y 6 Y Y NMOS L=3u W=5u* M6 DRAIN GATE SOURCE BULK (29.5 -24.5 32.5 -19.5)M7 Y 4 Y Y NMOS L=3u W=5u* M7 DRAIN GATE SOURCE BULK (18 -24.5 21 -19.5)M8 Y 3 Y Y NMOS L=3u W=5u* M8 DRAIN GATE SOURCE BULK (7 -24.5 10 -19.5)* Total Nodes: 9* Total Elements: 8* Total Number of Shorted Elements not written to the SPICE file: 0* Extract Elapsed Time: 0 seconds.END附录二：电路图网表* SPICE netlist written by S-Edit Win32 7.03* Written on Jul 5, 2013 at 10:20:01.include "C:\Users\Administrator\Desktop\tanner\TSpice70\models\ml2_125.md" Vdd Vdd Gnd 5VA A Gnd PULSE (0 5 0 10n 10n 50n 100n)VB B Gnd PULSE (0 5 0 10n 10n 50n 100n)VC C Gnd PULSE (0 5 0 10n 10n 50n 100n).tran/op 10n 200n method=bdf.print tran v(A) v(B) v(C) v(Y)* Waveform probing commands*.probe.options probefilename="D:\xuexi\LJB\dianlu\Module0.dat"+ probesdbfile="C:\Users\Administrator\Desktop\LJB\dianlu\1003040101lu.sdb"+ probetopmodule="Module0".include C:\Users\Administrator\Desktop\tanner\TSpice70\models\ml2_125.md* Main circuit: Module0M1 N11 B Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM2 N11 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM3 N11 C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM4 Y N11 Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM5 N18 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM6 N17 B N18 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM7 N11 C N17 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM8 Y N11 Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u * End of main circuit: Module0。
