实验2-组集成译码器及其应用-实验报告

  • 格式:doc
  • 大小:171.54 KB
  • 文档页数:5

Guangxi University of Science and Technology
实验报告
实验课程:数字电子技术基础
实验内容:组集成译码器及其应用
院(系):计算机科学与通信工程学院
专业:通信工程
班级:141班
学生姓名:柏松
学号:201400402037
指导教师:段淑玉
2016年6月28 日
一、实验目的:
1、掌握二进制译码器和7段显示译码器的逻辑功能。

2、了解各种译码器之间的差异,能正确选择译码器。

3、熟悉掌握集成译码器的应用方法。

4、掌握集成译码器的扩展方法。

二、实验原理:
集成译码器是一种具有特定逻辑功能的组合逻辑器件,本实验以3线-8线二进制译码器74LS138为主,通过实验进一步掌握集成译码器。

1.74LS138管脚及功能
译码器74138真值表
图4-1
双排直立式集成3-8译码器74LS138各引脚功能及原理图中惯用画法如图4-1所示。

由功能表可知:
(1) 三个使能端(EN EN EN EN 2B 2A 1==0)任何一个无效时,八个译码输出都是无效电平,即输出全为高电平“1”;
(2) 三个使能端(EN EN EN EN 2B 2A 1==1)均有效时,译码器八个输出中仅与地址输入对应的一个输出端为有效低电平“0”,其余输出无效电平“1”;
(3) 在使能条件下,每个输出都是地址变量的最小项,考虑到输出低电平有效,输出函数可写成最小项的反,即: i i m 2B 2A 1EN EN EN Y =。

EN 1 EN 2A EN 2B
A 2 A 1 A 0 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0
0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1
0 1 1 1 1 1 1 0 1 1 1
1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
1 0 0
A 0 A 1 A 2 Y 1 Y 0 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
EN 1 EN 2A EN 2B
1 2 3 4 5 6 7 8
9
10 11 12 13 14 74LS138
A 0 A 1 EN 2
B GND
Y 7 V CC A 2 15 16 EN 2A
EN 1 Y 6
Y 5 Y 4 Y 3 Y 2 Y 1 Y 0
2.用74LS138和门电路实现组合电路
给定逻辑函数L可写成最小项之和的标准式,对标准式两次取非即为最小项非的与非,即
∏∏= =
i i
i
i
m y
L。

逻辑变量作为译码器地址变量,即可用74LS138和与非门实现逻辑函数L。

3.用译码器实现数据分配
将需要传输的数据作为译码器的使能信号,地址变量作为数据输出通道的选择信号,译码器就能实现有选择的输出数据。

三、实验内容及步骤:
实验内容:
1.74LS138功能测试
将74LS138输出Y
7~Y
接LED0/1指示器,地址A
2
A
1
A
输入接0/1开关变量,使能端
接固定电平(V
CC
或地)。

EN
1EN
2A
EN
2B
≠100时,任意扳动0/1开关,观察LED显示状态,记录之。

EN
1EN
2A
EN
2B
=100时,按二进制顺序扳动0/1开关,观察LED显示状态,并与功能表对
照,记录之。

74LS138真值表
EN
1EN
2A
EN
2B
A
2
A
1
A
Y
7
Y6Y5Y4Y3Y2Y1Y0
0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1
1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1
0 1 1 1 1 1 1 0 1 1 1
1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
2.按图4-2连接电路,测试电路逻辑功能,列出逻辑函数F 的真值表。

图4-2 真值表
3.用74LS138和74LS20实现下述逻辑函数(画出连线图) L (A ,B ,C )=AB+AC+BC ;
=AB(C+C`)+AC(B+B`)+BC(A+A`) =A`BC+AB`C+ABC`+ABC =m3+m5+m6+m7 =( m3+m5+m6+m7)`` =(m3`m5`m6`m7`)`
芯片连线图
EN 1 EN 2A EN 2B A 2 A 1 A 0 F 1
0 0 0
0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1
1
1
1
A 0
A 1 A 2
Y 1 Y 0 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
EN 1 EN 2A EN 2B
&
接0/1开关 1
接LED
F
74LS138 1/274LS20
四、实验总结与分析:
通过此次试验,我掌握了二进制译码器和7段显示译码器的逻辑功能。

了解了各种译码器之间的差异,能正确选择译码器。

熟悉掌握了集成译码器的应用方法。

不仅如此,我还掌握了集成译码器的扩展方法。