下载文档原格式
PCB的电磁兼容设计概述引言电磁兼容（Electromagnetic Compatibility，简称EMC）是指电子设备在不产生或不受外界电磁干扰的情况下，正常工作以及在其工作环境中不对其他设备产生电磁干扰的能力。
在PCB设计中，电磁兼容设计的重要性不言而喻。
本文将对PCB的电磁兼容设计概述进行讨论，包括EMC的基本原理、常见问题以及相应的解决方案。
电磁兼容的基本原理电磁兼容设计的基本原理是通过合理的电路布局、地线设计以及滤波等措施来减少电磁辐射和电磁感应干扰。
在PCB设计中，以下原则应被遵循：1. 电路布局在PCB的电路布局中，重要的电路组成部分应尽可能远离辐射噪声源。
此外，不同功能的电路应相互隔离，以避免彼此之间的干扰。
例如，高频电路和低频电路应分别布局在不同的地方，并通过光隔离、屏蔽罩等手段来相互隔离。
2. 地线设计地线是PCB中保证信号的可靠传输以及防止电磁干扰的重要组成部分。
良好的地线设计可以有效减少信号回流路径上的电磁辐射。
为了实现良好的地线设计，在PCB布线过程中，应遵循以下几点原则： - 尽量将地线和信号线走在同一层，减少信号与地线之间的交叉。
- 采用宽而短的地线，以降低地线的电阻和电感。
- 在PCB布线中，要避免地线回流路径过长，尽量使其短而直。
3. 滤波措施滤波是一种常用的减少电磁干扰的手段。
在PCB设计中，通过合理的滤波器设计可以有效滤除电磁噪声，从而提高系统的电磁兼容性。
常见的滤波器包括低通滤波器、带通滤波器和带阻滤波器等。
在选取滤波器时，应结合系统的实际需求来确定合适的滤波器类型和参数。
常见问题及解决方案在PCB设计中，存在一些常见的电磁兼容问题，下面将结合这些问题给出相应的解决方案。
1. 辐射噪声问题辐射噪声是指电子设备所产生的电磁波通过空气或其他传导介质传播到周围环境中产生的干扰。
为了减少辐射噪声，可以采取以下措施：- 合理规划PCB布局，将辐射噪声源与敏感电路部分分开。
电磁兼容PCB电磁兼容PCB即是指电子设备的电路板在运行时能够适应、抵抗、隔离或者排除环境中的电磁场干扰，以保证设备能够正常运行。
在现代工业和电子技术中，电磁兼容PCB已成为设计和制造设备的基本要求，如何设计出具有电磁兼容性的PCB，成为了电子工程师摆在面前的一个难题。
电磁干扰源有许多种，可能是人造的，例如电动机、放电管等等；也可能是自然的，如电荷，放电的电离等等。
在目前业务场合下，尤其是在大型工业和军事领域，电磁干扰源不断增加，相关电子设备也越来越复杂，通过良好的电磁兼容PCB设计可以有效避免不同功能模块之间互相产生的电磁干扰。
要实现电磁兼容，需要从以下几方面对PCB设计进行考虑：1. PCB板的材料和构造在选择PCB板的材料时，必须考虑材料的导电系数、介电系数、热膨胀系数、机械强度等，以保证PCB板的高性能，同时减少干扰和辐射。
在构造方面，需要注意保证良好的接地、尽量缩短信号走线之间的距离，以减少PCB成为天线的机会。
2. PCB布线的规划合理的PCB布线规划是避免电磁干扰最重要的关键。
可以通过布线的几何形状、引脚数量、电源过滤器等进行抑制。
此外，根据电路板的放置和设计，需划分为不同功能的电路区域。
然后根据不同区域功能的电磁特性不同等原因，执行不同的布线方案，不同层次的电路隔离和屏蔽需要用适当的阻抗匹配技术和遵守一定的法则来予以解决。
3. PCB信号的处理对于模拟信号与数字信号的干扰处理，可以采用隔离放大器、正弦传输线、差分信号等处理方式。
同时，在处理前要注意信号传输线的阻抗，线宽，保证信号的准确性。
另外，控制开关电路的位置也非常重要。
重要电路一定需要与其它电路进行良好的隔离。
4. PCB的屏蔽与过滤通过采用正确的机械屏蔽、连接屏蔽和波形过滤器来抑制干扰信号的扰动，实现对信号的保护处理。
其中，机械屏蔽主要是利用屏蔽罩和屏蔽环，连接屏蔽利用连接器内置屏蔽、金属传导结构等来实现屏蔽效果，波形过滤器则利用带通滤波器和带阻滤波器等来实现信号的过滤。
PCB板中的EMC设计PCB板中的EMC设计应是任何电子器件和系统综合设计的一部分，它远比试图使产品达到EMC的其他方法更节约成本。
电磁兼容设计的关键技术是对电磁干扰源的研究，从电磁干扰源处控制其电磁发射是治本的方法。
控制干扰源的发射，除了从电磁干扰源产生的机理着手降低其产生电磁噪声的电平外，还需广泛地应用屏蔽（包括隔离）、滤波和接地技术。
EMC的主要设计技术包括电磁屏蔽方法、电路的滤波技术以及应特别注意的接地元件搭接的接地设计。
一、PCB板中的EMC设计金字塔如图9-4所示为器件和系统EMC最佳设计的推荐方法，这是一个金字塔式图形。
首先，优秀的EMC设计的基础是良好的电气和机械设计原则的应用。
这其中包括可靠性考虑，比如在可接受的容限内设计规范的满足、好的组装方法以及各种正在开发的测试技术。
一般来说，驱动当今电子设备的装置要安装在PCB上。
这些装置由具有潜在干扰源以及对电磁能量敏感的元件和电路构成。
因此，PCB的EMC设计是EMC设计中的下一个最重要的问题。
有源元件的位置、印制线的走线、阻抗的匹配、接地的设计以及电路的滤波均应在EMC设计时加以考虑。
一些PCB元件还需要进行屏蔽。
再次，内部电缆一般用来连接PCB或其他内部子组件。
因此，包括走线方法和屏蔽的内部电缆EMC设计对于任何给定器件的整体EMC来说是十分重要的。
在PCB的EMC设计和内部电缆设计完成以后，应特别注意机壳的屏蔽设计和所有缝隙、穿孔和电缆通孔的处理方法。
最后，还应着重考虑输入和输出电源以及其他电缆的滤波问题。
二、电磁屏蔽屏蔽主要运用各种导电材料，制造成各种壳体并与大地连接，以切断通过空间的静电耦合、感应耦合或交变电磁场耦合形成的电磁噪声传播途径，隔离主要运用继电器、隔离变压器或光电隔离器等器件来切断电磁噪声以传导形式的传播途径，其特点是将两部分电路的地线系统分隔开来，切断通过阻抗进行耦合的可能。
屏蔽体的有效性用屏蔽效能（SE）来表示（如图9-5所示），屏蔽效能的定义为：电磁屏蔽效能与场强衰减的关系如表9-1所列。
电磁兼容中三大类PCB布线设计详解从电磁兼容的角度，我们需要对以下四种布线加以关注：A 强辐射信号线（高频、高速、时钟走线为代表）B 敏感信号（如复位信号）C 功率电源信号D 接口信号（模拟接口或数字通信接口）一、单双面布线设计1.在单层板中，电源走线附近必须有地线与其紧邻、平行走线。
减小电源电流回路面积，减小差模环路辐射。
2.电源走线单面板或双面板，电源线走线很长，每隔3000mil 对地加去耦电容（10uF ＋1000pF）。
滤除电源线上地高频噪声。
3.Guide Ground Line对于单、双层板，关键信号线两侧应该布“Guide GroundLine”。
关键信号线两侧地“包地线”一方面可以减小信号回路面积，另外还可以防止信号与其他信号线之间的串扰。
4.回流设计在单层板或双层板中，布线时应该注意“回流面积最小化”设计，回路面积越小，回路对外辐射越小，并且搞干扰能力越强。
对于多层板来说，要求关键信号线有完整的信号回流，最后是GND 平面回流。
次重要信号有完整平面回流。
通过减小回路来防止信号串扰，同时降低对外的辐射。
5.直角走线PCB 走线不能有直角走线。
直角走线导致阻抗不连续，导致信号发射，从而产生振铃或过冲，形成强烈的EMI 辐射。
6.PCB走线粗细应一致。
粗细不一致时，走线阻抗突变，导致信号反射，从而产生振铃或过冲，形成强烈的EMI 辐射。
7.相邻布线层注意在分层设计时，应避免布线层相邻。
如果无法避免，应适当拉大两布线层上的平行信号走线会导致信号串扰。
线层之间的层间距，缩小布线层与其信号回路之间的层间距，布线层1与布线层2不宜相邻。
相邻布尽可能避免相邻布线层的层设置，无法避免时，尽量使两布线层中的走线相互垂直或平行走线长度小于1000mil ，这样减小平行走线之间的串扰。
基于CST软件的PCB板电磁兼容仿真技术研究一、本文概述随着电子技术的飞速发展，电子设备在日常生活中的应用越来越广泛，从家用电器到通信设备，再到航空航天设备，电子设备无处不在。
然而，随着电子设备数量的增加，电磁兼容性问题也日益凸显。
电磁兼容性（EMC）是指设备或系统在共同的电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。
在电子设备的设计和制造过程中，电磁兼容性的分析和优化至关重要。
本文主要研究基于CST软件的PCB板电磁兼容仿真技术。
CST是一款强大的电磁仿真软件，广泛应用于电磁场分析、电磁兼容性分析、天线设计等领域。
本文首先介绍了电磁兼容性的基本概念和重要性，然后详细阐述了CST软件的基本原理和功能特点，接着重点探讨了使用CST软件进行PCB板电磁兼容仿真的方法和流程，包括模型建立、仿真设置、结果分析等步骤。
本文旨在通过深入研究基于CST软件的PCB板电磁兼容仿真技术，为电子设备的设计和制造提供一种有效的电磁兼容性分析和优化方法。
本文也期望通过分享实际案例和经验，为同行提供参考和借鉴，共同推动电磁兼容仿真技术的发展。
二、CST软件介绍CST（Computer Simulation Technology）是一款广泛应用的电磁场仿真软件，被工程师和研究人员用于模拟和分析各种电磁兼容性问题。
CST软件具有高度的集成性和灵活性，可以精确地模拟从低频到高频，从直流到微波的电磁现象。
该软件提供了丰富的工具和算法，可以模拟复杂的电磁环境和设备，预测和优化产品的电磁兼容性。
CST软件的主要特点包括其强大的求解器，支持多种电磁场求解方法，如时域有限差分法（FDTD）、频域有限积分法（FIT）等。
这些求解器可以适应不同的仿真需求，从简单的电路分析到复杂的三维电磁场模拟。
CST软件还具有强大的后处理功能，可以将仿真结果以直观的方式呈现出来，帮助用户更好地理解和分析电磁兼容性问题。
在PCB板电磁兼容仿真方面，CST软件提供了专业的PCB板模块，可以模拟和分析PCB板上的电磁场分布、信号传输和干扰等问题。
PCB的板级电磁兼容问题一、（芯片）（集成电路）现状现阶段，（电子）系统正向高速化和高密度化飞跃发展。
在电子系统的设计过程中，系统的体积越来越小，IC引脚（in（te）grated circuit,集成电路）却越来越多，因此（PCB）（Printed Circuit Board,印制电路板）上的元件与布线越来越密集；与此同时，（信号）的（时钟）频率越来越大，并且信号上升沿越来越陡峭。
这些因素都导致了电磁环境的日益复杂，设备之间以及设备内部因互感和互容引发的种种（电磁兼容）问题已不容忽视。
这一问题在现今的强辐射源与高功率（微波）系统中也显得日益突出。
如在某高功率微波系统中，需要在限定的体积和尺寸下，采用（FPGA）芯片实现对多路（电机）的并行控制，就需要设计高速高密度的PCB。
本文就研究该情况下PCB的板级电磁兼容问题，主要包括信号完整性（Signal Integrity, SI）和（电源）完整性（PowerIntegrity，PD问题。
二、信号完整性及电源完整性问题信号完整性概括地说，是指信号在信号线上传输质量的好坏。
在（数字电路）中，体现在信号能在电路中能以正确的电压、带宽和时序做出响应。
若在PCB中，信号可以以正确的电压大小、带宽和时序都到达接收端，就能说明该PCB具有较好的信号完整性。
如果不能，则说明PCB中岀现了严重的信号完整性问题。
在高速高密度的数字电路中，信号完整性问题大致表现在一下几个方面：振铃、过冲、欠冲和时延等。
为了正确读取数据并对数据进行处理，数据在集成电路中需要在时钟边沿的前后处于稳定状态。
这个时间段内，如果信号不稳定或者发生状态的改变，集成电路就可能误判甚至发生丢失部分数据的情况，影响信号的正常传输。
如图1所示，若岀现振铃、上冲或下冲等信号完整性问题，就会影响数据的正常传输，从而影响PCB的正常工作，也可以从眼图直观判断信号传输的好坏，如图2图1PCB中信号完整性问题的表现图2 表征信号完整性问题的眼图信号完整性问题既会导致信号明显的失真和时序混乱，也会造成数据的错误，从而造成系统出错甚至瘫痪。
PCB板中的电磁兼容详解PCB 板设计的开始阶段就是层的设置,层设置不合理可能产生诸多的噪声而形成电磁干扰和自身的EMC 问题,所以合理的层布局对电磁兼容性而言是十分重要的。
PCB板层由电源层、地线层和信号层组成。
层的选择、层的相对位置以及电源、地平面的分割、PCB 板的布线、信号质量、接口电路的处理等都对PCB 板的EMC 指标起着至关重要的作用,也直接影响到整台电子产品的电磁兼容性。
层数的选择单板由电源层、地层和信号层组成；层数也就是他们各自的数量总和。
根据单板的电源、地的种类、信号线的密集程度、信号频率、特殊布线要求的信号数量、周边要素、成本价格等方面的综合因素来确定单板的层数。
要满足EMC的严格指标并且考虑制造成本，适当增加地平面是PCB的EMC设计最好的方法之一。
单板电源的层数由电源的种类、数量决定。
对于单一电源供电的PCB，只需一个电源平面；对于多种电源，如需互不交错，可考虑采取电源层分割；对于电源互相交错的单板，需要多种电源供电，且互相交错，则必须考虑采用两层或两层以上的电源平面。
通常来说，信号层数的确定由单板的功能决定。
大多数有经验的CAD工程师通常由EDA软件提供布局、布线密度的参数报告，再结合板级工作频率、特殊布线要求的信号数量以及单板的性能指标与成本承受能力，来确定单板的信号层数。
对信号层而言,除了考虑信号线的走线密集度外,从EMC的角度，需要考虑关键信号（如时钟、复位信号等）的屏蔽或隔离来确定是否增加单板层数。
单面板和双面板虽然制造简单、装配调试方便,但只适用于一般电路要求,不适用于高组装密度或复杂电路的场合。
尤其是高速数字电路、数模混合电路的PCB。
由于没有好的参考平面,环路面积增大而使辐射增强,平行走线也不可避免。
就EMC 要求而言,如果成本允许,在PCB设计时尽量不选择单面板或双面板。
层的布局PCB 的层排列也是有原则的,合理排列各层对PCB的抗干扰能力十分有益。
PCB 设计中层排列的一些基本原则如下。
①将电源平面与地平面相邻。
这样可形成耦合电容，并与PCB板上的去耦电容一起降低电源平面的阻抗，同时获得较宽的滤波效果。
②参考面的选择应优选地平面电源、地平面均能用作参考平面，且有一定的屏蔽作用。
但从屏蔽角度考虑，地平面一般均作接地处理，并作为基准电平参考点，其屏蔽效果远远优于电源平面。
③相邻层的关键信号不跨分割区。
否则将形成较大的信号环路，产生强的辐射和敏感度问题。
④元件面下面有相对完整的地平面对多层板必须尽可能保持地平面的完整，通常不允许有信号线在地平面上走线。
当走线层布线密度太大时，可考虑在电源平面的边缘走线。
⑤高频、高速、时钟等关键信号有一相邻地平面这样设计的信号线与地线间的距离仅为线路板层间的距离，高频电路将选择环路面积最小的路径流动，因此实际的电流总在信号线正下方的地线流动，形成最小的信号环路面积，从而减小辐射。
⑥在高速电路设计中，避免电源平面层向自由空间辐射能量在这样的设计中，所有的电源平面必须小于地平面，向内缩进20H（H指相邻电源、地平面间的介质厚度）。
为了更好地实行20H规则，就要使电源和地平面间的厚度最小。
多层印制板的布局一般原则：①电源平面应靠近接地平面, 并且安排在接地平面之下。
②布线层应安排与整块金属平面相邻。
③把数字电路和模拟电路分开, 有条件时将数字电路和模拟电路安排在不同层内。
如果一定要安排在同一层, 可采用开沟、加接地线条、分隔等方法补救。
模拟的和数字的地、电源都要分开, 不能混用。
数字信号有很宽的频谱, 是产生干扰的主要来源。
④在中间层的印制线条形成平面波导, 在表面层形成微带线, 两者传输特性不同。
⑤时钟电路和高频电路是主要的干扰和辐射源, 一定要单独安排、远离敏感电路。
⑥不同层所含的杂散电流和高频辐射电流不同, 布线时, 不能同等看待。
多层印制板设计中有两个基本原则用来确定印制线条间距和边距：20－H原则为减小印制板向空间辐射电磁能量这个效应，在地线层的边缘、包括不同性质的地线层（例如，数字地与模拟地）的分界处，地线层要比电源层、信号层外延出至少20H，这里H表示地线层与信号层或电源层之间的距离，如图8－26所示。
并且，关键线不要布在地线层的边缘。
如果在信号层的边缘设置一圈地线（相当于一个护栏），并将这圈地线与地线层用间隔较密的过孔连接起来，会更好地降低辐射。
根据20－H原则，按照一般典型印制板尺寸，20H一般为3mm左右。
20H规则3－W原则当两条印制线间距比较小时，两线之间会发生电磁串扰，为避免发生这种干扰，应保持任何线条间距不小于3倍的印制线条宽度，即不小于3W，W为印制线路的宽度，如图8－27所示。
当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。
如要达到98%的电场不互相干扰，可使用10W规则。
印制线条的宽度取决于线条阻抗的要求，太宽会减少布线的密度，增加成本；大窄会影响传输到终端的信号的波形和强度。
3W规则在定义多层线路板的每一层时，需遵循以下原则：①电源层和地线层相邻。
利用两层铜箔之间的杂散电容可获得良好的高频电源解耦效果。
如果能在电源层与地线层之间使用介电常数高的绝缘介质，增加两层之间的电容，可获得更满意的结果。
②每层信号线都应该与一层地线层或电源层相邻，这样可以使所有信号环路的面积最小，高速时钟信号线要与地线层相邻。
目前，多层板应用越来越普遍，其中应用较多的有四层板，六层板和八层板. （1）四层板四层板是最简单的一种多层板，与双层板相比，它能对线路板的电磁兼容性起到本质性改善。
在四层板中，用中间的两层专门做电源层和地线层（如图8－28所示）。
这样做的第一个好处是使电源线和地线的性能大大改善。
原因有两个：一是使电源线和地线的电感大大减小，从而大大降低了电源线和地线上的噪声电压；另一个是电源线层与地线层之间的分布电容为电源提供了非常好的高频解耦作用，从而减小了电源线上的噪声电压。
四层板的布局四层板改善线路板电磁兼容性的另外一个原因是，减小了所有高频信号电流的环路面积。
高频电流总是选择环路面积最小的路径流动，而在四层板上，实际的高频电流总是在信号线正下方的地线面上流动，自然就形成了最小的信号环路面积。
低频信号虽然不一定在信号电流的正下方返回信号源，它是选择电阻最小的路径，但低频信号的差模辐射较小（如图8－29所示），况且，在许多电磁兼容标准中对30MHz以下的辐射发射并没有限制。
四层线路板上的地线电流四层板的常规使用方法是中间两层分别为地线层和电源层。
为了进一步降低线路板的辐射，这种方法获得的好处并不显著，却带来了下列一些反面效果：①两层信号层上的走线必须垂直，否则由于距离很近，会发生严重的串扰；②在地线层上要打很多过孔，这些过孔本来如果使用表面安装器件是可以避免的，这对地线层的破坏作用不容忽视；③信号线的特性阻抗变低，增加了驱动电路的负载；④看不到信号走线，不利于分析电路问题。
在器件密度很高的场合，以及军用设备、宇航设备等场合，需要使用层数更多的线路板。
四层板的叠层布线（参见图8－30）①高速总线、时钟线应最好放于L4上。
②第1层上的高速总线或时钟线不要穿越电源分割区域或Moat 区域。
③时钟发生器下面的区域（L1层）应使用经过滤波的电源分割区域供电，使用尽可能宽的走线连接到I C 的管脚。
④如时钟信号从L1到L4层间跃变，在信号Via孔旁须有一个地Via孔（小于1.22mm），跃变应处于第L2层上的地岛上。
⑤时钟信号从L1到L4的层间跃变，在每个跃变的Via孔处应有一个去耦电容。
电容应尽可能靠近Via 孔，小于200mils。
四层板布线表列出了四层板的几种布局方案四层板布局方案S为信号线层，G为地线层，P为电源层（2）六层板六层板的叠层布线（参见图8－31）①高速总线/ 时钟线应放在高速区1。
②L3 上的高速总线/ 时钟线应避免穿过L4 的电源分割区域。
③尽量避免高速区之间的总线/时钟线的跃变，如果必需，不应超过两次。
④穿过C-Plane 的跃变保持最小数量（会降低C-Plane 的效果）。
⑤如果高速总线需要在高速区之间跃变，必须在尽可能靠近信号Via孔的地方放置地Via 孔（50mils 之内）,一个地孔对应一个信号孔，且地孔不应用作其它用途（如去耦）。
⑥在L1 层上的时钟发生器下面区域应包括一个地岛，使用尽可能宽的走线接至IC 芯片的管脚。
⑦时钟发生器的电源应使用滤波的分割电源供电。
六层板布线表列出了六层板的几种布局方案六层板布局方案S为信号线层，G为地线层，P为电源层（3）八层板八层板的叠层布线（参见图8－32）①高速总线/ 时钟线应放在高速区1。
②L3 上的高速总线/ 时钟线应避免穿过L4的电源分割. L6上的高速总线/ 时钟线应避免穿过L5 层的电源分割区域。
③尽量避免高速区之间的总线/时钟线的跃变，如果必需，不应超过两次。
④穿过C-Plane 的跃变保持最小数量（否则会降低C-Plane 的效果）。
⑤如果高速总线需要在高速区之间跃变，必须在尽可能靠近信号孔的地方放置地孔（50mils 之内）, 一个地孔对应一个信号孔，且地孔不应用作其它用途（如去耦）。
⑥在时钟发生器下面区域应包括一个地岛，使用尽可能宽的走线接至IC 芯片的管脚。
⑦时钟发生器的电源应来自于滤波的电源分割供电。
八层板的布线表列出了八层板的几种布局方案八层板布局方案S为信号线层，G为地线层，P为电源层元器件的布局在PCB板布线之前首先要把元器件布在电路板上，元器件的布局在很大程度上决定了信号走线。
现今大多数的电路板设计都是子功能和功能区的合并。
通常情况下，不同电压的器件要分开，按照功能来说，电路板上的处理部分、控制部分、接口部分、电源部分、模拟部分、数字部分、低频部分、高频部分等等要分得很清楚，各自之间不要产生干扰。
如图8－33所示。
元器件布局在元器件布局时，除了要注意不同功能区要分开外，还要注意元器件的布局要有效降低电路的温升，通常对温度比较敏感的器件最好放在电路板中温度最低的地方。
为了减少大功率器件对其它器件温度的影响和缩短传热途径，大功率器件要尽量靠近电路板的边沿。
（1）确定元件的位置①按照电路的流程安排各个功能电路单元的位置, 使布局便于信号流通, 并使信号尽可能保持一致的方向;②以每个功能电路的核心元件为中心, 围绕它来进行布局。
元器件应均匀、整齐和紧凑地排列在PCB 上, 尽量减少和缩短各元器件之间的引线和连接;③在高频下工作的电路, 要考虑元器件之间的分布参数。
一般电路应尽可能使元器件平行排列, 有利于美观、装焊及批量生产;④位于电路板边缘的元器件, 离电路板边缘一般不小于2 mm , 电路板的最佳形状为矩形, 长宽比为3∶2 或4∶3, 电路板面尺寸大于200 mm ×150mm 时, 应考虑电路板所受的机械强度;⑤尽可能缩短高频元器件之间的连线, 设法减少它们的分布参数和相互间的电磁干扰。
