当前位置：文档之家 › 计算机组成原理简单计算机的设计

计算机组成原理简单计算机的设计

  • 格式：doc
  • 大小：376.50 KB
  • 文档页数：13

烟台大学计算机组成原理课程设计报告书设计题目: 简单计算机专业: 计算机科学与技术班级:设计者:学号:指导老师:年月日简单的计算机系统设计一、设计要求：1.提供完善的逻辑图。

2.提供全部的微程序。

3.提供系统的调试方法。

4.提供系统的功能调试方法。

5.R0,R1为通用寄存器，8位。

6.IR为指令寄存器，8位。

7.PC程序计数器，8位。

8.MAR为地址寄存器，8位。

二、设计的基本过程1.在设计的初级阶段，学生根据所学的内容，按照课程设计的要求，在设计报告书中完成方案设计并画出逻辑线路图。

2.在输入原理图阶段即编程设计阶段，利用编程软件在其上画出各部件的原理图，在设计过程中要充分体现其灵活性。

当原理图输入完毕后，编程软件系统可对原理图文件进行编译、优化、适配、将错误消灭在设计阶段。

最后完成对 isp EXPERT 的编程文件。

若有错误，则继续进行修改，直到没有错误，且编译通过后进行下一个步骤。

3.当一个设计完成且产生编程文件后，就可以进行下载了，模式开关在通调的模式下，对其下载到器件中去。

结合计算机组成原理的内容和设计平台系统，计算机的设计与调试步骤如下：拟订指令系统指令系统是设计计算机的依据，拟订指令系统涉及基本字长，指令格式，指令种类，寻址方式等内容。

基本字长：课程设计平台中配置的存储器容量为256*8，显然基本字长只能定为8位。

指令格式：指令格式可有单字长指令和双字长指令两种指令格式为：操作码OP共4位，最多可定义16条指令。

数据传送的单位为8位（一个字节）数据的传送范围R R R RAM RAM R寻址方式：由于指令较短，操作数字段仅两位，源操作数字段寻址方式目的操作数寻址方式00 R0 00 R101 （R0） 01 （R1）10 I 10 I11 D 11 D(D)指令的第二字节为操作数的地址源操作数使用R0寻址目的操作数使用R1寻址这样设计的目的是为了简化运算器选择门的设计和缩短指令长度。

三．确定总体结构总体结构如下图：1.寄存器的设置R0,R1为通用寄存器，8位。

IR为指令寄存器，8位。

PC程序计数器，8位。

MAR为地址寄存器，8位。

2．加法器的设置为简化设计，采用为8位带串行进位并行加法器3．选择器的设置连入A选择器的数据来源是RAM的读出数据和R0寄存器的数据。

连入B选择器的数据来源是PC 的数据和R1的数据。

4．数据通路数据通路的设计在总体结构是最重要的一个问题。

微型机的数据通路是以总线为基础以CPU为核心构成的。

信息的传送路径：取指令：MA CPIRRAM 选择器A ΣBUS IR送指令地址：PB CPMARPC 选择器B ΣBUS MAR指令计数器+1：C0 CPPCPC 选择器B ΣBUS PCR0 R1：R0 选择器A ΣBUS R1R1 MAR：RB WRR1 选择器B ΣBUS RAM四．逻辑设计1．加法器的逻辑设计模型机中的加法器是由八个一位全加器构成，全加器之间采用简单的串行进位。

全加器其原理图如下：加法器的原理图如下：2．译码器的设计二四译码器的原理图三八译码器的原理图3.选择器的设计选择器A和选择器B的结构形式一样，在控制电位EN0和EN1的控制下，分别选择R0的或R1的数据通过选择器，进入加法器。

EN0和EN1是互斥的，高电平有效。

其原理图如下：3．寄存器的设计1）不带复位的寄存器结构中R0，R1通用寄存器，可存放操作数或结果、中间结果，每个寄存器均由8个D 触发器构成。

在CPR1的作用下接收总线的数据送入寄存器，输出连入选择器。

指令寄存器IR其结构同通用寄存器。

其原理图如下：2）带复位的寄存器结构中MAR地址寄存器是一个带复位的寄存器，带复位是只当有复位信号时，MAR清0。

其原理图如下：3）程序计数器的设计PC加1时同过加法器实现的。

复位信号RET的作用是当有复位信号时，计数器PC清0。

4）部件之间的连接部件之间的连接是采用以CPU为中心的总线连接方式.加法器的输出,通过总线BUS连接到所有寄存器和存储器的输入端,除指令寄存器IR和地址寄存器MAR的输出端外,其他部件的输出端分别送入选择器A和选择器B.连线图如下：五．确定控制方式控制命令是确定信息的流向,不同数据通路需要不同的控制命令.设计中的控制命令通常有两种产生方式,即组合逻辑方式和微程序方式,模型机采用微程序方式.微程序的执行方式采用增量、垂直方式。

1）微程序控制器的结构主要由控制存储器ROM2#、ROM1#，微指令寄存器μIR15-8，μIR7-0 构成。

2）微程序控制器的时序PPP脉冲的低电平用做控制存储器读命令μRDP脉冲的上升边沿将读出的微指令送μIR3）微指令格式微指令字长16位即μ IR15-μ IR01）微指令字段定义A选择器控制：μ IR15-μ IR140 0 备用0 1 ＲＡ1 0 ＭＡ1 1 备用B选择器控制：μ IR13-μ IR120 0 备用0 1 PB1 0 RB1 1 备用输出分配：μ IR11 μ IR10 μ IR90 0 0 备用0 0 1 CPR00 1 0 CPR10 1 1 CPPC1 0 0 CPIR1 0 1 CPMAR1 1 0 备用1 1 1 备用低位进位控制：μ IR80 CO=01 CO=1存储器读写控制：μ IR5 μ IR41 0 RD0 1 WR后继微地址形成方式：μ IR2 μ IR1 μ IR00 0 0` 备用0 0 1 PC+1 顺序执行0 1 0 JP无条件转移，地址IR15-8提供0 1 1 QJP高四位按操作码转移低4位为01 0 0 YJP给定高4位低4位按源寻址方式转移1 0 1 MJP 给定高4位低4位按目寻址方式转移1 1 0 备用1 1 1 备用2)微命令形成逻辑电路图如下:3)后继微地址产生逻辑为简单起见，只选三种后继微地址生成方式即增量方式、无条件转移方式、按操作码转移方式。

结构图如下：P EN操作码IR8-5 微指令μ IR15-8当EN=1时，微程序计数μPC 执行加1操作。

当EN=0时且JP=1时，无条件转移。

当EN=0时且QJP=1时，按操作码转移。

4） 微程序的编写（1） 程序MOVE1 05#，R0MOVE2 01#，R1ADD R0，R1MOVE3 R1，（R0）（2）操作码二进制代码MOVE1：0001MOVE2：0010ADD：0011MOVE3：0100（3）微程序入口（16进制代码）取指令入口：00HMOVE1入口：10HMOVE2入口：20HADD入口：30HMOVE3入口；40H（4）指令执行流程（见下页）（5）编制微程序根据指令流程和微指令格式就可以编制微程序工作了。

指令流程中每个流程对应一条微指令，结合总体结构框图写出这个流程所对应的数据通路的控制命令在需要的控制命令上写1，不需要的写0。

另外每条指令都要确定下条微指令地址的生成方式。

指令流程图00RAM IRPC+1 PCPC MAR PC MAR R0+R1 R1 R0 MARPC+1 PC PC+1 PC PC MAR R1 MARRAM R0 RAM R1 JP PC MARPC MAR PC MARJPJP JP六、分调将模式开关置于分调1）1032E系统平台上的所有开关和发光二极管（除L15-0）均随意编程用做数据输入和状态显示。

选择系统结构中典型部件进行功能测试看是否满足要求，若有错改之。

典型部件如下：选择器A带复位的寄存器MAR不带复位的寄存器R0程序计数器PC在部件设计无错、连线无错、1032E的管脚定义无错时可生成下载文件到1032E中。

（下载时，开关置通调）2）单片机系统微程序经过检查无误将模式开关置分调后通过键盘以十六进制写入2#RAM和1#RAM 的相应的单元中去。

然后再读出检查看是否正确，有错改之。

程序通过键盘以十六进制代码从0单元开始写入3# RAM的相应单元中。

七、统调将模式开关置于统调，此时平台上的开关及发光二极管的设置情况如下：开关K15—K0无效，不可编程使用L15-L0用于显示μ IR15-μ IR0的状态下，不能起作用LED15-LED8用于从存储器读出的内容和数据总线BUS的内容不能再作他用。

LED7-LED0可编程到任意观测点，以显示系统运行的状态。

具体步骤如下：1 按复位键RET2(1)使MAR清0，指令计数器清0，保证从存储器0号单元取指令。

(2)使微程序计数器PC清0，保证从2#ROM,1#ROM的0#单元取出指令微程序的第一条指令。

2 执行微程序（1）按第一次脉冲键产生一个负脉冲（作为μRD），将ROM2#,ROM1#的0#单元的16位微指令代码读出，用μRD的上升沿将微指令送入μIR15-0，看是否正确。

第一条微指令产生的命令是：MA,RD2,CPIR,后继微地址产生方式为μPC+1，其操作是RD2读RAM，单元地址为`0，即读0#单元的内容。

0#单元的内容是一条指令，指令代码读出后，在MA的作用下，进入加法器至总线。

此时，总线上的内容点亮LED15-LED8，查看是否正确。

注意：在没有按下次脉冲键前，数据通路的内容一直不变。

（2）按一次脉冲键又产生一个负脉冲。

该负脉反相后的上升沿产生CPIR，将上条微指令读出的指令代码送IR，同时上升沿还将μPC+1。

该负脉冲的低电平用以读出μPC指示的第二条指令。

其后的所有操作同上。

这样逐一取出微指令并执行微指令就会读出并执行存放在RAM中的程序。

八心得体会各位可以自己写写~~~~~~。

合集下载

计算机组成原理课程设计的实验报告范文

计算机组成原理课程设计的实验报告范文

长治学院课程设计报告课程名称：计算机组成原理课程设计设计题目：设计一台性能简单的计算机系别：计算机系专业：计科1101班组别：第三组学生姓名: 学号:起止日期: 2013年7月4日~ 2013年7月10日****:***目录一、课程设计的目的 ----------------------------------1二、设计要求 ----------------------------------------1三、设计的方法及过程---------------------------------23.1整机设计 --------------------------------------23.1.1 根据设计要求正确设置正确设置多路开关-------23.1.2操作控制信号及其实现方式-------------------23.1.3根据接线表画出整机的线路图-----------------2 3.2．设计指令系统----------------------------------3 3.3．设计微指令及指令的微程序----------------------43.3.1设计微地址 --------------------------------4 3.3.2写出指令的执行流程-------------------------3 3.3.3编写指令的微程序---------------------------53.4．编写并执行应用程序----------------------------8四、心得体会-----------------------------------------7 一课程设计的目的通过课程设计更清楚地理解下列基本概念：（1）计算机的硬件基本组成；（2）计算机中机器指令的设计；（3）计算机中机器指令的执行过程；（4）微程序控制器的工作原理；（5）微指令的格式设计原理；二设计要求题一研制以台性能如下的实验计算机。

计算机组成原理-简单模型机设计课设

计算机组成原理-简单模型机设计课设

目录摘要 (2)前言 (3)正文 (4)一、设计目的和设计原理 (4)1.1设计目的 (4)1.2设计原理 (4)二、总体设计 (7)三、详细设计 (8)3.1运算器的物理结构 (8)3.2存储器系统的组成与说明 (11)3.3指令系统的设计与指令分析 (12)3.4微程序控制器的逻辑结构及功能 (14)3.5微程序的设计与实现 (18)四、系统调试 (27)总结 (29)参考文献 (30)致谢 (31)摘要根据设计任务书要求，本设计要实现完成一个简单计算机的设计，主要设计部分有运算器，存储器，控制器以及微指令的设计。

其中运算器由运算芯片和寄存器来完成,存储器由总线和寄存器构成，使用硬布线的方式实现控制器，从而完成设计要求。

:关键词：基本模型机的设计；运算器；存储器；控制器；前言计算机组成原理是计算机科学技术学科的一门核心专业基础课程。

从课程的地位来说，它在先导课程和后续课程之间起着承上启下的作用。

计算机组成原理讲授单处理机系统的组成和工作原理，课程教学具有知识面广，内容多，难度大，更新快等特点。

此次课程设计目的就是为了加深对计算机的时间和空间概念的理解, 增强对计算机硬件和计算机指令系统的更进一步了解。

计算机组成原理课程设计目的是为加深对计算机工作原理的理解以及计算机软硬件之间的交互关系。

不仅能加深对计算机的时间和空间的关系的理解，更能增加如何实现计算机软件对硬件操作，让计算机有条不紊的工作。

正文一、设计目的和设计原理1.1设计目的融会贯通计算机组成原理课程中各章的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，特别是对硬连线控制器的认识，建立清晰的整机概念。

对计算机的基本组成、部件的设计、部件间的连接、微程序控制器的设计、微指令和微程序的编制与调试等过程有更深的了解,加深对理论课程的理解。

在掌握部件单元电路实验的基础上，进一步将其组成系统地构造一台基本模型计算机。

计算机组成原理

计算机组成原理

6. 画出计算机硬件组成框图，说明各部件的作用及计算机系统的主要技术指标。

答：计算机硬件组成框图如下：控制器运算器CPU主机存储器输入设备接口输出设备接口外设各部件的作用如下：控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。

运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。

存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。

输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。

输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。

计算机系统的主要技术指标有：机器字长：指CPU一次能处理的数据的位数。

通常与CPU的寄存器的位数有关，字长越长，数的表示范围越大，精度也越高。

机器字长也会影响计算机的运算速度。

数据通路宽度：数据总线一次能并行传送的数据位数。

存储容量：指能存储信息的最大容量，通常以字节来衡量。

一般包含主存容量和辅存容量。

运算速度：通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI （执行一条指令所需的时钟周期数）来衡量。

CPU执行时间是指CPU对特定程序的执行时间。

主频：机器内部主时钟的运行频率，是衡量机器速度的重要参数。

吞吐量：指流入、处理和流出系统的信息速率。

它主要取决于主存的存取周期。

响应时间：计算机系统对特定事件的响应时间，如实时响应外部中断的时间等。

9. 画出主机框图，分别以存数指令“STA M”和加法指令“ADD M”（M均为主存地址）为例，在图中按序标出完成该指令（包括取指令阶段）的信息流程（如→①）。

假设主存容量为256M*32位，在指令字长、存储字长、机器字长相等的条件下，指出图中各寄存器的位数。

解：主机框图如P13图1.11所示。

（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，ACC→MDR，MAR→MM，WR（2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位。

计算机组成原理CPU设计实验报告

计算机组成原理CPU设计实验报告

计算机组成原理CPU设计实验报告课程设计题目:16位CPU设计学院: 信息学院班级:电子A班学号:1115102015姓名:方茹1目录1 实验方法 ..................................................................... . (4)2 总体说明 ..................................................................... ................................................. 5 2.1指令系统: .................................................................... .......................... 5 2.1.1指令格式分类(按指令字长和操作数不同): ...................................................... 5 2.1.2具体指令汇总表: .................................................................... .......................... 6 2.1.3相关指令流程图: .................................................................... .......................... 6 2.1.4指令数据通路的构建: .................................................................... ................... 8 2.1.5指令的分组及节拍: .................................................................... ..................... 12 2.1.6指令执行状态图:(见下页)..................................................................... ........... 13 2.1.7具体微指令: .................................................................... ............................... 13 2.2 系统整体介绍 ..................................................................... .................. 16 2.2.1系统基本模块划分 ..................................................................... ....................... 16 2.2.2总体结构图:(见下页)..................................................................... (17)3 CPU的控制逻辑与具体数据通道设计 ..................................................................... ......18 3.1取指令逻辑的设计 ..................................................................... .. (19)3.1.1指令地址的保存 ..................................................................... (19)3.1.2指令存储器 ..................................................................... .................................. 20 3.1.3下一条指令地址的计算 ..................................................................... ................ 20 3.2指令译码逻辑的设计...................................................................... ...................... 21 3.3指令执行逻辑的设计...................................................................... ...................... 22 3.4存储器访问逻辑的设计 ..................................................................... ................... 23 3.5结果写回逻辑的设计...................................................................... ...................... 24 3.6单周期CPU的总成...................................................................... (25)4各部分说明 ..................................................................... .............................................26 4.1ALU .................................................................................................................... 26 4.2数据选择器BUS_MUX ................................................................ ........................ 28 4.3器件T1 ..................................................................... .......................................... 30 4.4标志寄存器FLAG_REG ............................................................... ........................ 31 4.5T2: .................................................................... ................................................ 33 4.6程序计数器PC ..................................................................... ............................... 33 4.7地址寄存器AR和指令寄存器IR: .................................................................... .. 34 4.8寄存器、寄存器组和寄存器的选择.......................................................................36 4.9一位控制信号/WR .................................................................... ........................... 37 4.10 节拍发生器 ..................................................................... .................................. 37 4.11控制逻辑 ..................................................................... ...................................... 39 4.12T3...................................................................... ................................................ 42 4.13REG_OUT ......................................................................................................... 43 4.14存储器 ..................................................................... .......................................... 44 4.15总线选择器 ..................................................................... .. (45)24.16REG_TEST ............................................................... .. (46)5附录: .................................................................... .. (47)附录A:组员分工: .................................................................... .. (47)附录B:组员设计总结: .................................................................... . (47)31 实验方法实验要完成的工作主要包括:指令系统的设计，FPGA-CPU的整体结构设计及其细化，逻辑设计的具体实现(VHDL语言程序的编写)，软件模拟，以及硬件调试。