三相锁相环环路设计

信号与信息处理　

三阶数字锁相环设计与仿真　

张新社　，刘胜利　

（１．中国电子科技集团公司第五十四研究所，河北石家庄０５００８１；　２．北京跟踪与通信技术研究所，北京１０００９４）　

摘要三阶锁相环具有多种构成形式和计算方法，根据三阶锁相环的一种构成形式得到其相应的传递函数，　通过对传递函数进行分析，得到三阶锁相环稳定工作和快速捕获所需要的相关条件，给出三阶数字锁相环参数计算　方法和实现框图。利用ｍａｔｌａｂ仿真工具，构造出实际工程系统模型，对三阶数字锁相环路进行了仿真。验证了该构　成形式和计算方法能够保证三阶锁相环快速捕获和稳定工作，可以在实际工程中得到广泛应用。　关键词传递函数；根轨迹；阻尼系数；环路带宽　中图分类号ＴＮｇｌ１．８　文献标识码　Ａ　文章编号　１００３—３１０６（２００８）０６—００１９—０２　

Ｄｅｓｉｇｎ　ａｎｄ　Ｓｉｍｕｌａｔｉｏｎ　ｏｆ　Ｔｈｉｒｄ—ｏｒｄｅｒ　Ｐｈａｓｅ－ｌｏｃｋｅｄ　Ｌｏｏｐ　

ＺＨＡＮＧ　Ｘｉｎ．ｓｈｅ　．ＬＩＵ　Ｓｈｅｎｇ．１ｉ　（１．Ｔｈｅ　５４ｔｈ　Ｒｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ　ｏｆＣＥＴＣ，Ｓｈｉｊｉａｚｈｕａｎｇ　Ｈｅｂｅｉ　０５００８１，Ｃｈｉｎａ；　２．Ｂｅｌｔｉｎｇ　Ｉｎｓｔｉｔｕｔｅ　ｏｆＴｒａｃｋｉｎｇ　ａｎｄ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ，Ｂｅｉｊｉｎｇ　１０００９４，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ　Ｍａｎｙ　ｋｉｎｄｓ　ｏｆ　ｃｏｎｆｉｇｕｒａｔｉｏｎ　ａｎｄ　ｃａｌｃｕｌａｔｉｏｎ　ｍｅｔｈｏｄｓ　ａｒｅ　ｐｒｏｖｉｄｅｄ　ｆｏｒ　ｔｈｅ　ｔｈｉｒｄ—ｏｒｄｅｒ　ｐｈａｓｅ—ｌｏｃｋｅｄ　ｌｏｏｐ．Ｂａｓｅｄ　ｏｎ　ｏｎｅ　ｏｆ　ｔｒａｎｓｆｅｒ　ｆｕｎｃｔｉｏｎｓ，ｎｅｃｅｓｓａｒｙ　ｃｏｎｄｉｔｉｏｎｓ　ｔｏ　ａｃｈｉｅｖｅ　ｔｈｅ　ｔｈｉｒｄ—ｏｒｄｅｒ　ｐｈａｓｅ　ｌｏｃｋｅｄ　ａｒｅ　ｏｂｔａｉｎｅｄ，ｔｈｅ　ｐａｒａｍｅｔｅｒ　ｃａｌｃｕｌａｔｉｏｎ　ｍｅｔｈｏｄ　ｉｓ　ｐｒｅｓｅｎｔｅｄ　ａｎｄ　ｔｈｅ　ｃｏｒｒｅｓｐｏｎｄｉｎｇ　ｃｏｎｆｉｇｕｒａｔｉｏｎ　ｉｓ　ａｃｈｉｅｖｅｄ．Ｆｉｎａｌｌｙ，ｔｈｅ　ｓｙｓｔｅｍ　ｍｏｄｅｌ　ｏｆ　ｐｒａｃｔｉｃａｌ　ｅｎｇｉｎｅｅｒｉｎｇ　ｉｓ　ｃｏｎｓｔｒｕｃｔｅｄ　ｗｉｔｈ　ｍａｔｌａｂ　ｔｏ　ｓｉｍｕｌａｔｅ　ｔｈｅ　ｔｈｉｒｄ—　ｏｒｄｅｒ　ｐｈａｓｅ　ｌｏｃｋｅｄ　ｌｏｏｐ．Ｔｈｅ　ｃｏｒｒｅｓｐｏｎｄｉｎｇ　ｃｏｎｆｉｇｕｒａｔｉｏｎ　ａｎｄ　ｐａｒａｍｅｔｅｒ　ｃａｌｃｕｌａｔｉｏｎ　ｍｅｔｈｏｄｓ　ｏｆ　ａｒｅ　ｖｅｒｉｆｉｅｄ　ｔｏ　ｂｅ　ａｂｌｅ　ｔｏ　ｇｕａｒａｎｔｅｅ　ｔｈｅ　ｆａｓｔ　ｃａｐｔｕｒｅ　ａｎｄ　ｓｔｅａｄｙ　ｏｐｅｒａｔｉｏｎ　ｏｆ　ｔｈｅ　ｔｈｉｒｄ—ｏｒｄｅｒ　ｐｈａｓｅ　ｌｏｃｋｅｄ　ｌｏｏｐ．Ｔｈｉｓ　ｔｈｉｒｄ—ｏｒｄｅｒ　ｐｈａｓｅ　ｌｏｃｋｅｄ　ｌｏｏｐ　ｍａｙ　ｈａｖｅ　ｗｉｄｅ　ａｐｐｌｉｃａｔｉｏｎｓ　ｉｎ　ｐｒａｃｔｉｃａｌ　ｅｎｇｉｎｅｅｒｉｎｇ．　Ｋｅｙ　ｗｏｒｄｓ　ｔｒａｎｓｆｅｒ　ｆｕｎｃｔｉｏｎｓ；ｒｏｏｔ　ｌｏｃｕｓ；ｄａｍｐｉｎｇ　ｆａｃｔｏｒ；ｌｏｏｐ　ｂａｎｄｗｉｄｔｈ　

1.环路滤波电路

我们采用有源比例积分器作为该锁相环的的环路滤波电路，并附加两级RC滤波器

以改善抖动转移特性。过多的引入附加滤波器或者附加滤波器参数选择不当，都会导致环路参数复杂，不利于计算，从而导致环路不稳定。环路滤波电路如下图：

－

＋２

３Ｒ１Ｈ

Ｒ１ＨＲ１Ｈ

Ｒ１ＨＣ１

Ｃ１Ｒ２Ｒ２

Ｒ３

Ｃ３Ｃ２

Ｃ２１

ＬＭ６１４２ＢＩＭＵ１

ＵＰ

ＤＯＮＥＶＣＸＯ＿ＣＯＮ

图2 环路滤波网络

图中元器件选择：电阻采用0603封装，电容采用0805封装，U1选用

RAIL-TO-RAIL运算放大器LM6142BIM（3.3V单电源供电）。

LM6142BIM为双运放，为保证器件可靠工作，另外一个未用的运放要接成电压跟

随器，并且注意电源的滤波，如下图：

－

＋６

５７

ＡＤ８０４２

Ｕ１ＶＣＣ

０．０１１０ＵＦＣ４Ｃ５Ｌ２

ＥＭＩＶＣＣＳＶＣＣ

ＧＮＤ８

４

图3 压随器和电源滤波

2.环路参数计算

对环路参数的选择，首先是把环路带宽Ωc和阻尼系数ξ大致确定下来，Ωc和ξ确定

之后，环路滤波器的R、C的值就基本确定了。这时更多考虑的是元件的容差，温度特

性等等。例如，环路中片状电容不宜大于1.8µF，片状电容大于1.8µF后，温度特性难

以保证。 考虑到单板对155.52MHz时钟抖动要求很高，而且在输入38.88MHz基准时钟相位

发生跳变（主备倒换时，相位有2ns跳变）时，要求锁相环不能失锁，而是相位缓慢跟

踪，所以初步选定环路带宽f

c为50Hz；阻尼系数ξ为2。

采用理想积分滤波器的锁相环闭环传递函数可写作：

Hpp

ppnn

nn()=+

++2

22

22ξωω

ξωω

式中， ，为环路自然角频率。ω

τnK

=

1

，为环路阻尼系数。ξτ

τ=2

12K

为环路增益，K

d为鉴相灵敏度，K

0为压控灵敏度，N为分频比。KKK

Nd=0

a. 鉴相器鉴相灵敏度 ，V

m为鉴相器输出高低电平的差值，因为我们采KV

dm=

2π

用3.3V工作的FPGA，V

m可取2.8V，

∴ kd=2.8

1.锁相环的基本原理和模型

在并网逆变器系统中， 控制器的信号需要与电网电压的信号同步， 锁相环通过检测电网电压相位与输出信号相位之差， 并形成反馈控制系统来消除误差， 达到跟踪电网电压相位和

频率的目的。一个基本的锁相环结构如图 1-1 所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。

Xi

Phase detector Ve Vc Xo Loop fliter VCO

图 1-1 基本锁相环结构

鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该

是建立输入与输出的动态响应特性， 滤波作用是其次； 压控振荡器所产生的所需要频率和相位信息。

PLL 的每个部分都是非线性的， 但是这样不便于分析设计。 因此可以用近似的线性特性来表示 PLL 的控制模型。

鉴相器传递函数为： Vd Kd ( Xi Xo)

压控振荡器可以等效为一个积分环节，因此其传递函数为：

Ko

S

由于可以采用各种类型不同的滤波器 （下文将会讲述） ，这里仅用 F (s) 来表示滤波器的

传递函数。

综合以上各个传递函数， 我们可以得到， PLL 的开环传递函数， 闭环传递函数和误差传递函数分别如下：

KoKdF (s) ， Gcl (s) KoKdF (s) S Gop( s) S K ， H ( s) S K K F (s) S K F (s)

o d o d

上述基本的传递函数就是 PLL 设计和分析的基础。

2.鉴相器的实现方法

鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实

现，但是由于在电压畸变的情况下， 相位信息可能受到严重影响， 因此需要进行额外的信号

处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。

一般也可以使用乘法鉴相器。 通过将压控振荡器的输出与输入相乘， 并经过一定的处理

类

别：全日制硕士研究生

题 目：三相电压不平衡条件下锁相环的

设计与实现

英文题目：Design and Realization of Phase Locked Loop

under Three-phase Unbalance Voltages

研究生：林百娟

学科名称：控制理论与控制工程

指导教师：王生铁 教授

田桂珍 讲师

二○○九年五月硕士学位论文 分类号: 学校代码: 10128

UDC: 学 号: 20061197

摘 要

为了保证并网逆变器、静止同步补偿器等电力电子装置在三相不平衡、畸变或

电压突降条件下正常工作,要求必须研究使用高性能锁相电路跟踪检测技术，能够快

速、准确地锁定正序基波电压相位。本文针对三相电压不平衡等现象研究了锁相环

的设计及实现，主要包括以下几方面：

首先，介绍了课题研究的背景及意义，并对锁相环的工作原理、种类及其发展状

况作了较为全面的综述，总结了并网变换器对锁相环技术的基本要求。

其次，在分析基于单同步参考坐标系的软件锁相环(SSRF SPLL)的结构和工作原

理的基础上，建立其数学模型，分析系统的稳态及动态性能，给出畸变电压下系统的

追踪误差，并利用PSCAD/EMTDC软件对其进行仿真研究，结果显示该锁相环在三相

电压不平衡时锁相精度不理想。

再次，根据电压不平衡条件下基于解耦双同步参考坐标系的软件锁相环（DDSRF

SPLL）的设计思想，推导出双同步参考坐标系下正负序电压的解耦关系式，进行了

多同步参考坐标系下正负序电压的解耦网络分析，建立了能够准确、快速地锁定正序

电压的DDSRF SPLL结构模型。仿真结果表明该方法能有效抑制输入电压的不平衡扰

动，保证了锁相环的高性能输出。

然后，介绍基于对称分量法的单同步坐标系锁相环(EPLL-SSRF SPLL)的工作原

理，利用增强型锁相环和计算单元提取正序分量，建立EPLL-SSRF SPLL的结构模型，

研究动态参数对其性能的影响，仿真验证了该锁相环在电压畸变时具有良好性能。