第五章存储器习题

习题四参考答案1．某机主存储器有16位地址，字长为8位。

（1）如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？（2）该存储器能存放多少字节的信息？（3）片选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯片位32片。

（2）该存储器存放16K字节的信息。

（3）片选逻辑需要4位地址。

2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：（1）计算所需芯片数。

（2）画出该存储器组成逻辑框图。

解：（1）所需芯片8片。

（2）逻辑图为：3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。

（2）计算所需芯片数。

（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？解：（1）（2）所需芯片为32片。

（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。

因为64K ×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。

所以存储器刷新一遍最少用128个读/写周期。

4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯片？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。

（2）地址寄存器15位。

（3）共需8个EPROM芯片？（4）逻辑框图为：5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k ×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：（1）画出地址译码方案。

第五章外存储器测试题一、选择题1 、不是硬盘的主要参数有_______。

A.磁头数B.柱面数C.扇区数D.交错因子E.容量 F、QPI2、台式电脑中经常使用的硬盘多是_______英寸的。

A.5.25英寸B.3.5英寸C.2.5英寸D.1.8英寸3、目前市场上出售的主流硬盘是哪种类型（）A.SATAB.IDEC.PCID.AGP4、硬盘标称容量为40G，实际存储容量是______。

A.39.06GB.40GC.29GD.15G5、关于硬盘的数据连接线，下列说法正确的是_________。

A.对于IDE类型的硬盘，有40芯的硬盘连接线和80芯的硬盘连接线。

B.IDE类型的硬盘连接线和SATA类型的硬盘连接线相同。

C.IDE类型的硬盘连接线和SATA类型的硬盘连接线虽然不同，但可以插在主板上的同一个插槽中。

D.SATA类型的硬盘连接线比IDE类型的硬盘连接线宽。

6、计算机在往硬盘上写数据时寻道是从______磁道开始。

A.外B.内C.0D.17、容量是指硬盘的存储空间大小，常用______作为单位。

A.KBB.GBC.MBD.MHz8.关于移动硬盘，下列说法正确的是_________。

A.购买移动硬盘时，硬盘和硬盘盒可以分开购买。

B2.0接口的数据传输速度比USB1.0接口的数据传输速度快。

C.移动硬盘价格较贵，因而不易损坏，不怕摔碰。

D.IEEE1394接口的移动硬盘比USB接口的移动硬盘的数据传输速度快。

9、生产硬盘的著名厂商主要有_________。

A、希捷 B.华硕 C、技嘉 D、金士顿10、硬盘的平均寻道时间通常以毫秒为单位测量，是指（）A、磁头从一个柱面移动到另一个随机距离远的柱面所需的平均时间B、磁头从当前柱面移到所要读/写柱面的时间C、磁头从0柱面移到所要读/写柱面的时间D、磁头平均移动速度11、硬盘缓存的目的是（）A、提高硬盘容量B、提高传输效率C、加快寻道时间D、减少数据错误率12、硬盘中信息记录的介质被称为（）A、磁道B、磁盘C、磁头臂D、磁头13、每个扇区的最大容量是（）字节A、2B、8C、32D、51214、磁盘上的磁道是（）A、记录密度不同的同心圆B、记录密度相同的同心圆C、一条阿基米德螺线D、两条阿基米德螺线15、与硬盘容量无关的是（）A、交错因子B、磁头数 B、扇区数 D、柱面数16、磁盘记录数据是利用（）A、磁盘上的凹洞B、磁场变化C、在磁盘上的刻痕D、光线的折射17、把硬盘上的数据传送到计算机内存中的操作称为（）A、读盘B、写盘C、输出D、存盘18、下面关于硬盘的描述中，错误的是（）A、硬盘是由一个或多个铝制或者玻璃制的碟片组成B、硬盘用来保存用户需要保存的程序和数据C、硬盘中的数据在断电后不会丢失D、硬盘是一种速度快、容量大的内部存储设备19、下面哪一项（）不会出现在硬盘的正面记录了硬盘的相关信息中A、厂家信息和产品信息B、商标和型号C、容量和参数D、尺寸和接口类型20、主板上有1个IDE接口，则该主板上最多可以连接（）个IDE设备A、1B、2 Ｃ、３Ｄ、４21、服务器型计算机的接口多是（）A、SATAB、IDEC、SCSID、ST50622、现在主流硬盘的转速是（）A、4500rpmB、5400rpmC、7200rpmD、3600rpm23、IDE接口硬盘采用（）排线连接到主板A、20线或40线B、30线或50线C、40线或80线D、30线或40线24、下列哪个是硬盘的简称（）A、RDDB、HDC、ADDD、CDD25、以下（）不是单盘容量提高的好处A、平均访问时间缩短B、内部结构复杂化C、可靠性提高D、成本降低26、硬盘交错因子的取值范围是（）A、1：1～3:1B、1:1～4:1C、1:1～5:1D、3:1～5:127、硬盘的工作原理中，在盘片上划出多个同心圆，也就是磁道，编号最外的是（）A、1道B、0道C、2道 C、3道28、下列是希捷硬盘英文名的是（）A、WDB、GIGABYTEC、MaxtorD、Seagate29、新一代固态硬盘的接口普遍采用（）A、IDE B、SCSI C、SATA2 D、PCI30、固态硬盘的英文缩写是（）A、HDDB、SSDC、RDDD、RAM二、判断题1、目前在笔记本电脑中使用的硬盘多为1.8英寸。

第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。

A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。

A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。

01 C。

10 D。

11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。

4096 C。

1200 D。

2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。

A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。

A．A0~A10B。

A~A15C。

A11~A15D。

A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。

编址单元数╳字节C．编址单元数╳字长D。

数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。

存取速度慢、容量小C．存取速度快，容量小D。

存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。

5.10 假设对指令Cache 的访问占全部访问的75%；而对数据Cache 的访问占全部访问的25%。

Cache 的命中时间为1 个时钟周期，失效开销为50 个时钟周期，在混合Cache 中一次load 或store 操作访问Cache 的命中时间都要增加一个时钟周期，32KB 的指令Cache 的失效率为0.39%，32KB 的数据Cache 的失效率为4.82%，64KB 的混合Cache 的失效率为1.35%。

又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。

试问指令Cache和数据Cache容量均为32KB 的分离Cache和容量为64KB 的混合Cache 相比，哪种Cache 的失效率更低？两种情况下平均访存时间各是多少？解：（1 ）根据题意，约75%的访存为取指令。

因此，分离Cache的总体失效率为：（75%× 0.15%）＋（25%× 3.77% ）＝1.055%；容量为128KB 的混合Cache 的失效率略低一些，只有0.95%。

（2）平均访存时间公式可以分为指令访问和数据访问两部分：平均访存时间＝指令所占的百分比×（读命中时间＋读失效率×失效开销）＋数据所占的百分比×（数据命中时间＋数据失效率×失效开销）所以，两种结构的平均访存时间分别为：分离Cache的平均访存时间＝75%×（1＋0.15%×50）＋25%×（1＋3.77%×50）＝（75%×1.075）＋（25%×2.885）＝1.5275混合Cache的平均访存时间＝75%×（1＋0.95%×50）＋25%×（1＋1＋0.95%×50）＝（75%×1.475）＋（25%×2.475）＝1.725因此，尽管分离Cache 的实际失效率比混合Cache的高，但其平均访存时间反而较低。

第五章存储管理作业答案2、6、10、13、15、162、解释下列概念：物理地址、逻辑地址、逻辑地址空间、内存空间、重定位、静态重定位、动态重定位、碎片、紧缩、可重定位地址。

物理地址——内存中各存储单元的地址由统一的基地址顺序编址，这种地址称为物理地址。

逻辑地址——用户程序经编译之后的每个目标模块都以0为基地址顺序编址，这种地址称为逻辑地址。

逻辑地址空间——由程序中逻辑地址组成的地址范围叫做逻辑地址空间。

内存空间——由内存中的一系列存储单元所限定的地址范围称作内存空间。

重定位——把逻辑地址转变为内存物理地址的过程叫做重定位。

静态重定位——在目标程序装入内存时所进行的重定位。

动态重定位——在程序执行期间，每次访问内存之前进行的重定位。

碎片——在分区法中，内存出现许多容量太小、无法被利用的小分区称作“碎片”。

紧缩——移动某些已分配区的内容，使所有作业的分区紧挨在一起，而把空闲区留在另一端，这种技术称为紧缩。

可重定位地址——当含有它的程序被重定位时，将随之被调整的一种地址。

6、什么是虚拟存储器？它有哪些基本特征？参考答案：虚拟存储器是用户能作为可编址内存对待的虚拟存储空间，在这种计算机系统中实现了用户逻辑存储器与物理存储器分离，它是操作系统给用户提供的一个比真实内存空间大得多的地址空间。

虚拟存储器的基本特征是：虚拟扩充——不是物理上，而是逻辑上扩充了内存容量；部分装入——每个作业不是全部一次性地装入内存，而是只装入一部分；离散分配——不必占用连续的内存空间，而是“见缝插针”；多次对换——所需的全部程序和数据要分成多次调入内存。

10、某虚拟存储器的用户编程空间共32个页面，每页为1KB，内存为16KB。

假定某时刻一个用户页表已调入内存的页面页号和物理块号如表5-1所示。

则逻辑地址0A5C(H)所对应的物理地址为。

表5-1 页表中页号和物理块号对照表参考答案：0A5C(H)换成二进制：页号为2，查表，对应物理块号为4，与页内地址拼接成物理地址：再转换为十六进制，即125C(H)13、已知段表如表5-2所示。

第五章存储管理一. 选择最合适的答案1．分页存储管理的存储保护是通过( )完成的.A.页表（页表寄存器）B.快表C.存储键D.索引动态重定2．把作业地址空间中使用的逻辑地址变成内存中物理地址称为（）。

A、加载B、重定位C、物理化D、逻辑化3．在可变分区存储管理中的紧凑技术可以（）。

A.集中空闲区B.增加主存容量C.缩短访问时间D.加速地址转换4．在存储管理中，采用覆盖与交换技术的目的是( )。

A.减少程序占用的主存空间B.物理上扩充主存容量C.提高CPU效率D.代码在主存中共享5．存储管理方法中，( )中用户可采用覆盖技术。

A．单一连续区 B. 可变分区存储管理C．段式存储管理 D. 段页式存储管理6．把逻辑地址转换成物理地址称为（）。

A.地址分配B.地址映射C.地址保护D.地址越界7．在内存分配的“最佳适应法”中，空闲块是按（）。

A.始地址从小到大排序B.始地址从大到小排序C.块的大小从小到大排序D.块的大小从大到小排序8．下面最有可能使得高地址空间成为大的空闲区的分配算法是（）。

A.首次适应法B.最佳适应法C.最坏适应法D.循环首次适应法9．硬盘容量1G，内存容量为1024k，那么虚拟存储器最大实际容量可能是( ) 。

A.1024KB.1024MC.10GD.10G+1M10．用空白链记录内存空白块的主要缺点是（）。

A.链指针占用了大量的空间B.分配空间时可能需要一定的拉链时间C.不好实现“首次适应法”D.不好实现“最佳适应法”11．一般而言计算机中（）容量(个数)最多.A.ROMB.RAMC.CPUD.虚拟存储器12．分区管理和分页管理的主要区别是（）。

A.分区管理中的块比分页管理中的页要小B.分页管理有地址映射而分区管理没有C.分页管理有存储保护而分区管理没有D.分区管理要求一道程序存放在连续的空间内而分页管理没有这种要求。

13．静态重定位的时机是（）。

A.程序编译时B.程序链接时C.程序装入时D.程序运行时14．通常所说的“存储保护”的基本含义是（）A.防止存储器硬件受损B.防止程序在内存丢失C.防止程序间相互越界访问D.防止程序被人偷看15．能够装入内存任何位置的代码程序必须是( )。

第五章虚拟存储器一、单项选择题1、以下存储管理技术中，支持虚拟存储器的技术是（）。

A．动态分区分配B．可重定位分区分配C．请求分页存储管理D．基本分页存储管理2、请求分页存储管理中，若把页面尺寸增加一倍，在程序顺序执行时，则一般缺页中断次数会（）。

A．增加B．减少C．不变D．可能增加也可能减少3、虚拟存储管理策略可以（）。

A．扩大物理内存容量B．扩大物理外存容量C．扩大逻辑内存容量D．扩大逻辑外存容量4、下列那一条（）不是影响缺页率的主要因素。

A．缺页中断服务速度B．分配给作业的物理块数C．系统规定页面的大小D．页面调度算法二、填空题1、在虚拟存储机制中，进程的一部分装入内存，一部分保留在硬盘上。

当发现某条指令不在内存中时，发生__________。

1、虚拟存储器的特征有__________，__________和__________。

2、在请求分页存储管理中，每当要访问的页面不在内存时，会产生__________。

3、在请求分段存储管理中，当运行进程要访问的段尚未调入内存时，会产生__________。

5、在请求分页存储管理中，进程的某页可能会重复地被换出和换入内存，发生多次的缺页中断，影响程序执行的性能，这种现象称为__________。

6、某虚拟存储器的用户空间共有32个页面，每页1KB，主存16KB。

假定某时刻系统为用户的第0，1，2，3页分别分配的物理块号为5，10，4，7，虚拟地址065C和0D3C变换为物理地址后分别是__________和__________。

（十六进制）7、在一个请求分页存储管理系统中，采用先进先出页面置换算法时，假如一个作业的页面走向为1，3，2，4，2，3，5，4，3，1，2，5。

当分配给该作业的物理块数M分别为3和4时，访问过程中发生的缺页次数为__________和__________。

（假定开始时，物理块中为空）8、在一个请求分页存储管理系统中，某程序的页面走向为：2，3，2，1，5，2，4，5，3，2，5，2。

第5章习题参考答案1．请在括号内填入适当答案;在CPU 中：1保存当前正在执行的指令的寄存器是 IR ； 2保存当前正在执行的指令地址的寄存器是 AR3算术逻辑运算结果通常放在 DR 和 通用寄存器 ;2．参见图的数据通路;画出存数指令“STO Rl,R2”的指令周期流程图,其含义是将寄存器Rl 的内容传送至R2为地址的主存单元中;标出各微操作信号序列; 解：STO R1, R2的指令流程图及微操作信号序列如下：3．参见图的数据通路,画出取数指令“LAD R3,R0”的指令周期流程图,其含义是将R3为地址主存单元的内容取至寄存器R2中,标出各微操作控制信号序列; 解：LAD R3, R0的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz,要求产生5个等间隔的节拍脉冲,试画出时序产生器的逻辑图; 解： 5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns,T 2=400ns,T 3=200ns,试画出时序产生器逻辑图;解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可;所以取时钟源提供的时钟周期为200ns,即,其频率为5MHz.；由于要输出3个节拍脉冲信号,而T 3的宽度为2个时钟周期,也就是一个节拍电位的时间是4个时钟周期,所以除了C 4外,还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =,由此可画出逻辑电路图如下：6．假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的;已知微指令长度为32位,请估算控制存储器容量; 解：80条指令,平均每条指令由4条微指令组成,其中有一条公用微指令,所以总微指令条数为80 4-1+1=241条微指令,每条微指令32位,所以控存容量为：24132位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作;下表列出各条指令所要求的模式控制码,其中y 为二进制变量,φ为0或l 任选;2,S l ,C 的逻辑表达式;由表可列如下逻辑方程 M=GS 3=H+D+FS 2=A+B+D+H+E+F+G S 1=A+B+F+G C=H+D+Ey+Fy8．某机有8条微指令I1—I8,每条微指令所包含的微命令控制信号如下表所示;a—j分别对应10种不同性质的微命令信号;假设一条微指令的控制字段仅限为8位,请安10位控制字段,现控制字段仅限于8位,那么,为了压缩控制字段的长度,必须设法把一个微指令周期中的互斥性微命令组合在一个小组中,进行分组译码;经分析,e,f,h和b,i,j、或d,i,j和e,f,h、或g,b,j和i,f,h均是不可能同时出现的互斥信号,所以可将其通过2:4译码后输出三个微命令信号00表示该组所有的微命令均无效,而其余四个微命令信号用直接表示方式;因此可用下面的格式安排控制字段;e f h b i je f h d i jf h i bg j9μA8 = P1·IR6·T4μA7 = P1·IR5·T4μA6 = P2·C·T4其中μA8—μA6为微地址寄存器相应位,P1和P2为判别标志,C为进位标志,IR5和IR6为指令寄存器的相应位,T4为时钟周期信号;说明上述逻辑表达式的含义,画出微地址转移逻辑图;解：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR·T4+P2·C·T4用触发器强置端低有效修改,前5个表达式用“与非”门实现,最后1个用“与或非”门实现μA2、μA1、μA触发器的微地址转移逻辑图如下：其他略10．某计算机有如下部件,ALU,移位器,主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R0R3,暂存器C和D;1请将各逻辑部件组成一个数据通路,并标明数据流动方向;2画出“ADD R1,R2”指令的指令周期流程图;解：1 设该系统为单总线结构,暂存器C和D用于ALU的输入端数据暂存,移位器作为ALU输出端的缓冲器,可对ALU的运算结果进行附加操作,则数据通路可设计如下：2 根据上面的数据通路,可画出“ADD R1,R2”设R1为目的寄存器的指令周期流程图如下：11．已知某机采用微程序控制方式,控存容量为51248位;微程序可在整个控存中实现转移,控制微程序转移的条件共4个,微指令采用水平型格式,后继微指令地址采用断定方式;请问；1微指令的三个字段分别应为多少位2画出对应这种微指令格式的微程序控制器逻辑框图;解：1 因为容量为51248位,所以下址字段需用9位,控制微程序转移的条件有4个,所以判别测试字段需4位或3位译码,因此操作控制字段的位数48-9-4=35位或48-9-3=36位2微程序控制器逻辑框图参见教材图12．今有4级流水线,分别完成取指、指令译码并取数、运算、送结果四步操作;今假设完成各步 操作的时间依次为100ns,100ns,80ns,50ns;请问； 1流水线的操作周期应设计为多少2若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么第2条指令要推迟多少时间进行3如果在硬件设计上加以改进,至少需推迟多少时间 答：1 流水操作周期为max100,100,80,50=100ns2若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么在第1条指令“送结果”步骤完成后,第2条指令的“取数”步骤才能开始,也就是说,第2条指令要推迟两个操作周期,即200ns 才能进行;3 如果在硬件设计上加以改进,采用定向传送的技术,则只要第1条指令完成“运算”的步骤,第2条指令就可以“取数”了,因此至少需推迟100ns;13．指令流水线有取指IF 、译码ID 、执行EX 、访存MEM 、写回寄存器堆WB 五个过程段,共有20条指令连续输入此流水线;1画出流水处理的时空图,假设时钟周期为100ns;2求流水线的实际吞吐率单位时间里执行完毕的指令数; 3求流水线的加速比; 解：1 流水处理的空图如下,其中每个流水操作周期为100ns ：空间S I 1 I 2 I 15 I 16 I 17 I 18 I 19 I 20WB MEM EXIDIF123456192021222324时间T2 流水线的实际吞吐量：执行20条指令共用5+119=24个流水周期,共2400ns,所以实际吞吐率为：3 流水线的加速比为：设流水线操作周期为τ,则n指令串行经过k个过程段的时间为nkτ；而n条指令经过可并行的k段流水线时所需的时间为k+n-1τ；故20条指令经过5个过程段的加速比为：14．用时空图法证明流水计算机比非流水计算机具有更高的吞吐率;解：设流水计算机的指令流水线分为4个过程段：IF、ID、EX、WB,则流水计算机的时空图如下：空间S I1I2I3I4I5WBEXIDIF12345678时间T 非流水计算机的时空图：空间S I1I2WB EX ID IF1 2 3 4 5 6 7 8 时间T由图中可以看出,同样的8个操作周期内,流水计算机执行完了5条指令,而非流水计算机只执行完了2条指令；由此,可看出流水计算机比非流水计算机具有更高的吞吐率; 15．用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率; 证明：设流水计算机具有k 级流水线,每个操作周期的时间为,执行n 条指令的时间为：()τ⨯-+=1n k T ；吞吐率为：()τ⨯-+=11n k nH而非流水计算机,执行n 条指令的时间为：τ⨯⨯=k n T ；吞吐率为：τ⨯⨯=k n nH 2当n=1时,21H H =；当n>1时,21H H >,即：流水计算机具有更高的吞吐率;16．判断以下三组指令中各存在哪种类型的数据相关 1 I 1 LAD R1,A ； MA →R1,MA 是存储器单元 I 2 ADD R2,Rl ； R2+R1→R2 2 I 1 ADD R3,R4 ； R3+R4→R3 I 2 MUL R4,R5 ； R4R5→R43 I 1 LAD R6,B ； MB →R6,MB 是存储器单元I 2 MUL R6,R7 ； R6 R7→R6 解：1 I 1的运算结果应该先写入R 1,然后再在I 2中读取R 1的内容作为操作数,所以是发生RAW “写后读”相关2 WAR3 RAW 和WAW 两种相关17．参考图所示的超标量流水线结构模型,现有如下6条指令序列： I 1 LAD R1,B ； MB →R1,MB 是存储器单元 I 2 SUB R2,Rl ； R2-R1→R2 I 3 MUL R3,R4 ； R3R4→R3 I 4 ADD R4,R5 ； R4+R5→R4I 5 LAD R6,A ； MA →R6,MA 是存储器单元 I 6 ADD R6,R7 ； R6+R7→R6请画出：1按序发射按序完成各段推进情况图; 2按序发射按序完成的流水线时空图; 解：(1) 按序发射按序完成各段推进情况图如下仍设F 、D 段要求成对输入；F 、D 、W 段只需1个周期；加需要2个周期；乘需要3个周期；存/取数需要1个周期；执行部件内部有定向传送,结果生成即可使用：取指段译码段执行段取/存加法器乘法器写回段1234567891011时钟I1I2超标量流水线的时空图。