layout 注意事项---减少EMC
- 格式：doc
- 大小：42.50 KB
- 文档页数：6
layout 注意事项——减少EMC数字电路的噪声与布线模拟电路的噪声通常来自于电路板的外部，然而数字电路的噪声则往往由内部产生，因此如何降低内部噪声是数字电路板布线的首要考虑因素。
在 MCU为主的系统中最敏感的信号是时序、重置和中断线路，震荡器在开机时尤为敏感。
千万不要将这些线路与高电流开关线路平行，如此易于被电磁交互耦合信号破坏。
此效应容易破坏MCU经由中断码的执行，引起非预期的重置或中断。
时序信号受到干扰，将造成失相(lose phase)使整个系统失去同步，由于MCU的执行是依据适当的时钟脉波，因此不要期望它们能在EMI的干扰下恢复正常操作。
震荡器或陶瓷共振时钟是一种RF电路，必须绕线以减少它的发射位准及敏感性。
图15以一个震荡器或陶瓷共振器与DIP包装的例子来说明，尽量将震荡电路的配置靠近MCU，若是震荡器或陶瓷共振器的本体很长，就放在PCB之下并将包装接地。
如果震荡器在PCB之外，就将MCU放在离PCB 连接器的附近，不然，就将MCU尽量摆近震荡器以缩短绕线距离。
震荡线路的地线应该连接组件可能使用最短绕线的接地脚位，电源和接地脚应该直接绕线到PCB的电源部分。
图16 说明PCB挈b的?/FONT> I/O接地与I/O电缆线的解耦电容布线方式。
模拟电路的噪声与布线低阶信号(low-level signal)容易受到数字信号的干扰；如果模拟和数字信号必须混杂，要确定彼此的线路相交成90度角，这将会降低交互耦合(cross coupling)的效应。
如果模拟电路的signal reference未与数字线路隔离的话，模拟-数字转换器的讯号会受到严重的干扰，因此不可将数字电源和接地直接输入模拟-数字转换器的signal reference线路。
这些脚位应直接绕线自母板的电源端之参考电压，此电压参考脚位应用 l K奥姆的电阻和l.0 ?F电容来滤波。
3W法则有些讯号，尤其是固定周期的频率讯号，带有强烈的高频成分。
当它与其它信号线太靠近时，会将这些已达RF频率的能量传到其它的信号上，带来EMI的困扰。
尤其若是被感染的信号线接往I/O 的连接头时，这个问题就更加严重。
这个问题其实就是前一节所提的隔线干扰。
对EMI而言，通常要求信号线中心对信号线中心的距离，维持3倍信号线宽度的距离，称为3W法则。
3W法则可保持70%的电场不互相干扰。
若要达到98%的电场不互相干扰，可使用10W的间距。
接地的方式：一个电子设备的设计关键即在于具有强韧的与可靠的电源系统，而接地布局尤为其中关键。
事实上，接地可视为所有好的PCB设计的基础。
大部分的EMI问题皆可藉由良好的接地来解决。
良好的接地方式是最经济有效的方式。
在PCB的设计上可使用二种接地方式。
但是接地方式的选择是看产品应用而定。
在应用多点接地，切不可混用单点接地，除非有(isolation)式是依功能区分之子系统。
讯号接地的种类有二：1.单点接地2.多点接地单点接地：单点接地又分为串接单点接地和并接单点接地。
从噪声的观点来看，串接单点接地是最差的接地方法。
(因为任何导线都会呈现一些电阻，故流经这些导线的电流会使导线产生压降。
)如下图：并接单点接地：它在高频的时候会有一些危险，因为trace在高频的时候会表现电感的特性，使得高频的阻抗升高，而且接地线会产生电感性干扰的问题，如果频率很高，这一些接地导线可能形成天线将噪声幅射至外面。
所以如果采用单点接地时，接地线必须可能的缩短，使其高频的阻抗变低，才不易形成天线。
当组件电路和信号在1MHz以下的时候，单点接地是最好的选择。
而较高之频率，power平面和trace的阻抗变的不可忽略。
如果trace 的长度等于或接近信号的四分之一波长，此阻抗会是非常的高。
注意:只要是trace 或ground导体具高阻抗，它就会像天线幅射RF的能量。
所以，在1MHz以上的频率，一般不使用单点接地。
应用单点接地之信号通常以幅射状传递，产品如：音频电路，模拟仪器，60Hz和DC power系统。
多点接地：高频产品(10MHz)设计通常使用多点接地，将RF的电流并联由Ground plane机壳之地，可减低由PCB电源平面所看出来的地阻抗。
意即，电路尽量找最接近的低阻值面接地，因为大的接地面有较低的电感值，故其高频阻抗也较高。
所以，完整平面之低电感特性造成低的平面阻抗。
在高频的电路上。
，Trace的长度使电路上电感增加，约每吋15-20nH，所以愈短愈好。
除了平面中之电感以外，长的trace同时也像是天线一般，特别是对clock信号和其它同期性脉波而言。
将trace电感降低及减少trace造成之RF电流，可以达到良好的信号质量和RF压制。
如下图：降低接地噪声一个设计良好的接地系统其优点是课在不增加组件成本的前提下提高系同的电磁兼容性。
一个良好的接地系统的基本目标是降低流过接地阻抗的电流所产生的噪声电压。
因此，设计接地系统时，一个基本的问题是，电流如何在系统中流动?静音和噪声的接地回路是否混杂在一起？根据系统使用的电路类型与工作频率，设计具有低阻抗路的接地回路。
大部分以为处理器为主的系统都含有高频数字逻辑与低阶模拟电路，有些系统甚至具有易产生杂讯的继电器和高电流开关。
如同前面所提到的，这些电路应该予以区隔且接地回路不能混杂一起，相似的电路应该放置在一起。
高速数字电路必须对所有的回路提供低阻抗的线路；设计接地系统要尽可能包含很多的平行接地线路，这会减少接地回路的电感。
此概念推至极至，即形成接地平面；虽然接地平面能最有效的降低接地噪声，但多层PCB将提高成本，因此必须整体考虑，决定实行的方式。
如果接地平面不够经济，那就使用单点接地。
单点或星状接地连结所有接地绕线到终端接地点，此法可降低系统间的共同阻抗。
虽然由于空间的限制，使得此法在实际布线时可能造成困难，但降低共同阻抗则是设计的基本原则。
导体电感与其直径或宽度成反比但正比于其长度。
减少电感要尽可能使用短和宽的绕线，以45度的绕线取代90度以减少传输反射。
我们应当记住电流最后终会流回源端，在某些电路板布局中，不适当的电路布局会形成一个种对电磁辐射极为敏感的大回路，并将噪声耦合到接地系统中。
一般规则是尽可能减少接地回路(ground loop)的尺寸，图8为二层PCB单点接地系统的例子。
图9是一个具有三种不同接地系统的印刷电路板地线布线配置，其中包含了较易产生噪声的电路(on board switching power supply, relay, base drive, high-current switching devices)、低阶模拟讯号处理电路(A/D, D/A, analog filter)、高频数字电路(MCU, DSP, memory)，这三种不同性质电路的地线，应当分别拉线、彼此隔离，再以单点方式予以连接。
接地的信号回路：在RF能量传递上Loop是主要的产生者。
RF电流会试图经由任何存在的路径或媒介以回到源头。
在PCB上的EMI压制，最重要的考虑点在于信回返路径的控制。
永远把高速电路和振荡器置于离铜柱愈好。
减小电流回流圈（return loop）多数的无线电频率（radio frequency，RF）电磁干扰都是由于信号的回流圈造成的，回流圈愈大，电磁干扰就愈严重。
电流自然是从来源芯片流至目标芯片的，但回流电流则是由目标芯片经过接地层流回到来源芯片。
对直流信号而言，回流电流会走最短的直线回到目标芯片，但对高频的交流信号而言，电感对阻抗的增加已远大于电阻对阻抗的效应。
这就是为什么交流的回流电流会经过最靠近信号线的接地层来回流的原理：回流圈愈小，电感愈小。
在一般的条件下，回流电流会自动寻找最小的回流圈；但如果在回流路径上的接地层被隔断了，回流圈将会变大，而电磁干扰也因此严重起来。
举例而言：电流经由信号线由来源芯片流至目标芯片，但在回流时，由于接地层被壕沟（moat）所隔开，因此造成回流圈变大的问题。
因此一般而言，信号线是禁止跨越接地层的壕沟的。
另一个减少电流回流圈的应用，是在芯片的电源接脚旁接上旁路电容。
由于芯片的工作频率愈来愈高，在远处的电源供应器无法及时供应足够的电流，而造成电源上的高频噪声。
若是能加上旁路电容，则这些高频噪声在旁路电容处就获得了回流的路径，而减少了回流圈。
Ground plane和ground trace有和差别：因为没有ground plane 则PCB上每一个信号线需要一对RETURN TRACE而成为一个回路，而如果很多的话，就必须有很多的RETURN TRACE所以造成面积很多被占用，而GROUND PLANE则可这一方面的问题。
一般来说的情况：COMPONETS 和TRACE的比较单层板—要以TRACE EMI为主COMPONET TRACE为次。
多层板---则要以COMPONET TRACE为主TRACE为次。
因为单层板PCB面过大，TRACE较长较多。
故EMI以TRACE为主。
而多层板则因TRACE 较短较少，而COMPONET较多所以则以COMPONETEMI为主。
电源线的布局与解耦PCB 的地线布局完成之后，接下来就是电源线的布局。
若空间许可，电源线应与地线平行，但从实际观点而言，此点未必可行。
电源线的噪声通常可藉由适当的电源滤波电容与解耦电容将之滤除，网状的地线(或接地平面)较网状的电源线更为重要，因此布局时，应优先考虑地线的布局，其次再考虑电源线的布局。
以下说明一些电源线噪声抑制的方法。
电源线的瞬间突波电流 (a) 未加 (b) 加上解耦电容电源线的噪声耦合PCB上的逻辑闸开关时，在电源在线会产生瞬时的脉冲电流，由于电源线多少具有微小的电感性，如上图 (a)所示，因此在电源端产生噪声干扰。
电源线的电感可藉由多层PCB(电源平面)来降低，或使用较慢的逻辑降低开关的速度，但前者将增加成本，而后者则降低了系统的性能。
在使用双层PCB的前提下，电源线的噪声干扰可藉由解耦电容来降低。
PCB的解耦电容可分为两类，一类是置于IC旁的削尖电容(despiking capacitor)，另一类则是置于电源端的大型解耦电容(bulk decoupling capacitor)。
IC旁的削尖电容其特质为容量小、频宽高，目的在于提供IC开关时的瞬间脉冲电流。
但这些电容也需补充瞬间所损失的电荷，这就必须藉由PCB电源输入端的大型解耦电容来补充电荷，其等效电路如上图 (b)所示，放置的位置则如下图所示。
电源端的大型解耦电容其数值虽然不是非常关键，但至少应10 倍于所有IC削尖电容的总和，也应放置于PCB的电源输入端。
小的0.l ?F电容也可应用于电源端与之并联以去除高频噪声，这些电容应该尽量靠近电源端。
