完整版数字电子技术基础全套课件 8

小结
日常生活中使用十进制，但在计算机中基本上使用二进制， 有时也使用八进制或十六进制。利用权展开式可将任意进制数
常用的几种 BCD 码
十进 制数 8421 BCD码 2421 BCD码 5121 BCD码 余 3码 余3 循环码
0 1 2 3 4 5 6 7 8 9
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
0000 0001 0010 0011 0100 1011 1100 1101 1110 1111
注意：如无特别说明，本课程中的BCD码一概指组合的8421BCD码。
格雷码（Gray）
任意两个相邻码组之间只有一位码元不同（0和最大 数之间也只有一位不同），因此格雷码也称为循 环码；这种编码在形成和传输时不易出错。
比如：十进制3转换为4时，对应二进制的每一位变化，都会产
生很大的尖峰电流脉冲

上述编码方式是针对 “一位” 十进制数字而言的，一个多位的十进制数 与相应的8421BCD码之间的转换关系如下例所示： 3 0 9 1 十进制数：
对应的8421BCD码：
0011
0000
1001
0001
这样得到的BCD码在存放或处理时有两种格式： • 组合BCD码格式：每位十进制数字对应的BCD编码以四个二进制位来存放； （3091）10＝（0011 0000 1001 0001）BCD • 非组合BCD码格式：每位十进制数字对应的BCD编码以八个二进制位来存放， 其中低四位存放真正的BCD码，高四位根据具体应用的不同定义为不同的 值 —— 如无特殊要求，高四位通常为全0； （3091）10＝（00000011 00000000 00001001 00000001）BCD

《数字电子技术基础》
《数字电子技术基础》
电子课件
郑州大学电子信息工程学院 2020年6月16日
《数字电子技术基础》
第一章 逻辑代数基础
《数字电子技术基础》
1.1 概述
1.1.1 脉冲波形和数字波形
图1.1.1几种常见的脉冲波形，图(a)为 矩形波、图(b)为锯齿波、图(c)为尖峰波、 图(d)为阶梯波。
八进制有0~7个数码，基数为8，它的计数 规则是“逢八进一”。八进制一般表达式为
D 8 ki8i
《数字电子技术基础》
十六进制数的符号有0、1、2、…、8、9、 A、B、C、D、E和F，其中符号0~9与十进制符 号相同，字母A~F表示10~15。十六进制的计数 规则“逢十六进一”，一般表示形式为
D 16 ki 16 i
十进制数325.12用位置计数法可以表示为
D 1 0 3 1 2 2 0 1 1 5 0 1 0 1 0 1 1 0 2 1 20
任意一个具有n为整数和m为小数的二进制 数表示为
D 2 k n 1 2 n 1 k n 2 2 n 2 k 1 2 1 k 0 2 0 k 1 2 1 k m 2 m
14 2
12
4
10 8 6
• 0110 + 1010 =24 • 1010是- 0110对模24 （16） 的补码
《数字电子技术基础》
四、BCD码（Binary Coded Decimal）
8421BCD码与十进制数之间的转换是直接按位转 换，例如
(2.3 9 )D (001 10 0 . 0 01 0 )84 1 21 1 B
母A、B、C、…表示。其取值只有0或者l两 种。这里的0和1不代表数量大小，而表示两 种不同的逻辑状态，如，电平的高、低；晶 体管的导通、截止；事件的真、假等等。

例 2 一个四位逐次逼近型ADC电路， 输入满量程电压 为 5 V， 现加入的模拟电压Ui=4.58 V。 求：
（1） ADC （2）
解 （1） 第一步： 使寄存器的状态为1000， 送入 DAC, 由DAC转换为输出模拟电压
因为Uo二步： 寄存器的状态为1100， 由DAC转换输出的电压 因为Uo＜Ui, 所以寄存器次高位的1也保留。
DAC0832芯片上各管脚的名称和功能说明如下： CS： 片选信号， 输入低电平有效。 ILE： 输入锁存允许信号， 输入高电平有效。 WR1： 输入数据选通信号， 输入低电平有效。 WR2： 数据传送选通信号， 输入低电平有效。 XFER： 数据传送控制信号， 输入低电平有效。 D0～D7： 八位输入数据信号。
图8.7 取样过程
取样电路实质上是一个受控开关。 在取样脉冲CP有效 期τ内， 取样开关接通， 使Uo=Ui； 在其他时间(TS－τ)内， 输 出Uo=0。 因此， 每经过一个取样周期， 在输出端便得到 输入信号的一个取样值。
为了不失真地用取样后的输出信号Uo来表示输入模拟 信号Ui， 取样频率fS必须满足fS≥2fmax（此式为取样定理）。 其中, fmax为输入信号Ui的上限频率（即最高次谐波分量的 频率）。模拟信号经取样后输出一系列的断续脉冲。
图 8.6 DAC0832 (a) 双缓冲器型； (b) 单缓冲器型； (c) 直通型
8.3 模/数转换器(ADC)
1. 取样和保持 取样（又称抽样或采样）是将时间上连续变化的模拟信 号转换为时间上离散的模拟信号，即转换为一系列等间隔的 脉冲。 脉冲的幅值取决于输入模拟量, 其过程如图8.7所示。 图中, Ui为模拟输入信号， CP为取样信号， Uo为取样后输出 信号。

第8章 脉冲单元电路
图8-3 施密特触发器电路
第8章 脉冲单元电路
8.2.1 施密特触发器有两个稳态（Uo=0称为0态和Uo=1称为1
态) ，在外加信号的作用下，施密特触发器两个稳态之间可 以相互转换。施密特触发器属于波形变换电路，它可以将正弦
(1) 当输入触发信号达到一定值时，输出电平发生 变化，即由一个稳态转换到另一稳态，因而称其为电平触发电
第8章 脉冲单元电路
图8-8 施密特触发器用作光控开关
第8章 脉冲单元电路
8.3 多 谐 振 荡 器
8.3.1 1. TTL与非门构成的多谐振荡器 1) 图8-9所示为电容正反馈多谐振荡器，它由两级与非门和
电容C
第8章 脉冲单元电路
图8-9 多谐振荡器
第8章 脉冲单元电路
2) 多谐振荡器的工作，主要依靠电容C的充放电，通过引起 电压Ud的变化来完成其功能。当Ub为低电平，Ua为高电平时， 称为第一暂态；当Ub为高电平，Ua为低电平时，称为第二暂态。 设起始为第一暂态，这时Ua通过门电路的内阻R0和电阻R1对电 容C充电，工作波形如图8-9所示。随着电容C的充电, 电压Ud 不断上升。 当Ud上升到Ud>VT=1.4 V时（其中VT为门限电压) ，Ud为 高电平，电路发生翻转。Ua由原来的高电平变为低电平，Ub由
(3) 555定时器构成的施密特触发器用作光控开关。 图8-8所示电路为555定时器构成的施密特触发器用作光 控开关的电路图。图中的RL为光敏电阻，有光照时电阻值小， 无光照时阻值大。有光照时，电路设计（选取合适的可变电阻 值) 使得Ui<1/3VCC，输出Uo为高电平，继电器J不动作; 无光 照时，光敏电阻大，电路设计使得Ui>2/3VCC，输出Uo为低电平， 继电器J吸合,

u D Ｉ “[ ]”表示取整。 △ 称为 ADC 的单位量化电压或量化单位， 它是 ADC 的最小分辨电压。
可见，输出数字量 D 正比于输入模拟量 uI 。
EXIT
…
数模和模数转换器
A /D 转换的一般步骤
输入模拟量 输出数字量
u I( t) S
C
u I ( t)
量化 编码 电路
EXIT
数模和模数转换器
2R
2R
I0
I0 2R R
I1 A
I12R R
I2 B
I22R R
I3 C
I3
VREF I
从 A、B、C 节点向左看去，各节点对地的等效电阻均为 2R。 VREF 因此，I = R I3 I I I 2 ( I )， 3 = 2 I3 = I = = 2 = 2 ( 24 )， 2 2 24 4 I1 I2 I I I 0( I ) 1 = 2 = 2 ( 4 )，I0 = 2 = I1 = = 24 16 2 2 8 I VREF 3 2 1 0 4 即 I3 = 2 I0 ， I2 = 2 I0 ， I1 = 2 I0 ， I 0 = 2 I0 4 2 2 R 可见，支路电流值 Ii 正好代表了二进制数位 Di 的权值 2i 。 EXIT
数模和模数转换器
模拟开关 Si 受相应数字位 Di 控制。当 Di = 1 时，开 关合向“1”侧，相应支路电流 Ii 输出；Di = 0 时，开关 合向“0”侧， Ii 流入地而不能输出。 iΣ = D3 I3 + D2 I2 + D1 I1 + D0 I0 = ( D3 23 + D2 22 + D1 21 + D0 20 ) I0 = D I0 VREF RF V R REF u = D I0 RF 4 0O ΣR F = -4 F = -D· u =- iD · 2 R 2 R RF D0 D1 D2 D3 VREF R iF Σ ∞ u = D · 对 n 位 DAC， O n - + 2 R VREF + 1 1 1 1 0 R =R 0 0 0· n 若取 S1 uO= SD F S0 ， 则 2 2 S3 2R n 位 2RDAC R I12R V 2R 分成 将参考电压 I0 2 I2REF I3 2n 份，uO 是 R R DAC 的输出电压。 R 可调节 每份的 D 倍。调节 VREF VREF I0 I1 I2 I3 I

表1-3 四位格雷码
格雷码
十进制数 二进制码
0000 0001 0011 0010 0110 0111 0101 0100
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
格雷码
1100 1101 1111 1110 1010 1011 1001 1000
1.4.1 十进制编码 【例1-8】 把二进制数1001转换成格雷码。 解：
1.2 数字系统中的数制
1.2.1 十进制数表述方法
1.在每个位置只能出现（十进制数）十个数码中的一个。
特点
2.低位到相邻高位的进位规则是“逢十进一”，故称为十进制。
3.同一数码在不同的位置(数位)表示的数值是不同的。
(N )10 an110n1
n1
ai 10i im
a1101 a0100 a1101 am10m
● 格雷码到二进制码的转换 （1）二进制码的最高位（最左边）与格雷码的最高位相同。 （2）将产生的每个二进制码位加上下一相邻位置的格雷码位，作为 二进制码的下一位（舍去进位）。
1.4.1 十进制编码
十进制数
0 1 2 3 4 5 6 7
二进制码
0000 0001 0010 0011 0100 0101 0110 0111
1.4 数字系统中数的表示方法与格式
1.4.1 十进制编码
1. 8421 BCD码
在这种编码方式中，每一位二进制代码都代表一个固定的数值， 把每一位中的1所代表的十进制数加起来，得到的结果就是它所代表 的十进制数码。由于代码中从左到右每一位中的1分别表示8、4、2、 1（权值），即从左到右，它的各位权值分别是8、4、2、1。所以把 这种代码叫做8421码。8421 BCD码是只取四位自然二进制代码的 前10种组合。

8.3 可编程逻辑器件PAL和 通用逻辑阵列GAL
数字电子技术基础第8章可编程逻辑 器件
PLD是70年代发展起来的新型逻辑器件，是一种通用大规模 集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方 法设计所需功能的数字系统。相继出现了ROM、PROM、PLA、 PAL、GAL、EPLD和FPGA等，它们组成基本相似。
数字电子技术基础第8章 可编程逻辑器件
2020/11/21
数字电子技术基础第8章可编程逻辑 器件
传统的逻辑系统，当规模增大时 （SSI MSI)
焊点多，可靠性下降 系统规模增加成本升高 功耗增加 占用空间扩大
连接线与点增多 抗干扰下降
数字电子技术基础第8章可编程逻辑 器件
从逻辑器件的功能和使用方法看，最初的逻辑器件全部采用标准通用 片，后来发展到采用用户片和现场片。
通用片的功能是器件厂制造时定死的，用户只能拿来使用而不能改变 其内部功能。
通用片有门、触发器、多路开关、加法器、寄存器、计数器、译码器 等逻辑器件和随机读写存储器件。
用户片是完全按用户要求设计的VLSI器件。它对用户来讲是优化的， 但是设计周期长，设计费用高，通用性低，销售量少。用户片一般称为专 用集成电路(ASIC)，但是它也向通用方向发展。
PROM----可编程存储器
P
PLA----可编程逻辑阵列
L
PAL----可编程阵列逻辑
D
GAL----通用可编程阵列逻辑
FPGA----现场可编程门阵列
ispLSI----在系统可编程大规模集成电路
数字电子技术基础第8章可编程逻辑 器件
1.与固定、或编程： 与阵列全固定，即全译码；ROM和PROM
数字电子技术基础第8章可编程逻辑 器件

计数器
是一种用于计数的电路，能够实现二 进制数的加法运算。
计数器种类
包括二进制计数器、十进制计数器和 任意进制计数器等。
计数器特性
描述了计数器的位数、工作原理和状 态转换图等。
计数器应用
在数字电路中，计数器用于实现定时 器和控制器等。
2023
PART 03
数字电路的分析与设计
REPORTING
数字电路的分析方法
介绍数字电路调试的基本技巧和 方法，如使用示波器、逻辑分析 仪等工具进行调试。
2023
PART 04
数字系统设计实例
REPORTING
数字钟的设计与实现
总结词
功能全面、技术复杂
详细描述
数字钟是数字电子技术基础中的典型应用，它具备时、分、秒的基本计时功能，同时还可以进行闹钟、定时等扩 展功能的设计。在实现上，数字钟需要运用数字逻辑电路、触发器、计数器等数字电子技术基础中的知识，设计 过程相对复杂。
率先
19971小小抵抗 its197
your. its17. it the
2023
REPORTING
THANKS
感谢观看
描述了逻辑门的输入、 输出关系，以及真值表
等。
逻辑门应用
在数字电路中，逻辑门 用于实现各种逻辑运算
和组合逻辑电路。
触发器
触发器
是一种具有记忆功能的电路， 能够存储二进制信息。
触发器种类
包括RS触发器、D触发器、JK 触发器和T触发器等。
触发器特性
描述了触发器的状态、输入、 输出关系，以及工作原理等。
交通灯控制系统的设计与实现
总结词
实际应用、安全性高
详细描述
交通灯控制系统是交通管理中的重要组成部分，用于控制交通路口的车辆和行人 流动，保障交通安全。在设计中，需要考虑红、绿、黄三种信号灯的控制逻辑， 以及不同交通状况下的灯控方案，以确保交通流畅且安全。

入端 TR
的电压低于
1 3
VDD 时,A2
输出高电平,使基本
ቤተ መጻሕፍቲ ባይዱRS
触发器翻转,Q＝
1。
第8
2、基本 RS 触发器 由两个或非门 G1、G2 组成。当 R 端置 1 时,触发器置 0,输出端 OUT
为 0；当 S 端置 1 时,触发器置 1,输出端 OUT 为 1。当直接复位端 RD 加
低电平时,不管其它输入状态如何,触发器直接置 0,输出端 OUT 为 0；不使
容元件,就可以很方便地构成多谐振荡器、单稳态触发器以及施密特 触发器等脉冲的产生与整形电路。555 还可输出一定功率，可驱动 微电机、指示灯、扬声器等。它在脉冲波形的产生与变换、仪器与 仪表、测量与控制、家用电气与电子玩具等领域都有着广泛的应用。
第8
表8－1 CC7555定时器的逻辑功能表
阈值输入 TH⑥ 触发输入 TR ②
第8
555定时器按内部器件类型可分为双极型（TTL型）和单 极型（CMOS型）。TTL型产品型号的最后3位数码是555或556， CMOS型产品型号的最后4位数码是7555或7556，它们的逻辑功 能和外部引线排列完全相同。555芯片和7555芯片是单定时器， 556芯片和7556芯片是双定时器。TTL型的定时器静态功耗高， 电源电压使用范围为＋5～＋15V；CMOS型的定时器静态功耗 较低，输入阻抗高，电源电压使用范围为＋3～＋18V，且在 大多数的应用场合可以直接代换TTL型的定时器。下面以CMOS 型的CC7555
×
×
2 ＞ 3 VDD
1
1 ＞ 3 VDD
1
2 ＜ 3 VDD
0
1 ＜ 3 VDD
0
2 ＜ 3 VDD

数字信号的特点与优势
总结词
易于存储、传输和处理
详细描述
数字信号可以方便地存储在各种存储介质上，如硬盘、光盘等，并且可以轻松地 进行传输，如通过互联网或数字电视广播。此外，数字信号还可以通过各种数字 信号处理技术进行加工处理，如滤波、压缩、解调等。
数字信号的特点与优势
总结词：灵活性高
详细描述：数字信号可以方便地进行各种形式的变换和处理，如时域变换、频域 变换等，使得信号处理更加灵活和方便。
存储器设计
实现n位静态随机存取存储器（SRAM）。
移位器设计
实现n位左/右移位器。
微处理器设计
实现简单的微处理器架构。
CHAPTER 04
数字信号处理
数字信号的特点与优势
总结词
清晰、稳定、抗干扰能力强
详细描述
数字信号以离散的二进制形式表示，信号状态明确，不易受到噪声和干扰的影 响，具有较高的稳定性和抗干扰能力。
数字系统集成测试
对由多个数字电路组成的数字系统进 行集成测试，确保系统整体功能和性 能达标。
THANKS FOR WATCHING
感谢您的观看
对数字电路进行全面测试，确保产品质量 ，提高客户满意度。
数字电路的调试方法与技巧
分段调试
将数字电路分成若干段，逐段进行调试，以 确定问题所在的位置。
仿真测试
利用仿真软件对数字电路进行测试，模拟实 际工作情况，以便发现潜在问题。
逻辑分析
使用逻辑分析仪对数字电路的信号进行实时 监测和分析，以便快速定位问题。
编码器和译码器的应用
编码器和译码器在数字电路中有 着广泛的应用，如数据转换、数 据传输和显示驱动等。
CHAPTER 03
数字系统设计