通信071~5 班 20 08 ~20 09 学年 第
学期
《数字电子技术基础》
课试卷
题号
-一-
-二二
三
四
五
六
七
八
九
总成 绩
得分
、 单项选择题(每小题2分，共24 分)
1、 8421BCD 码 01101001.01110001转换为十进制数是： (c A : 78.16
B : 24.25
C : 69.71
2、 最简与或式的标准是：(c )
A :表达式中乘积项最多，且每个乘积项的变量个数最多 项的变量个数最多
C :表达式中乘积项最少，且每个乘积项的变量个数最少 项的变量个数最多
3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去 B :消去 C :消去 ，它
能:
D : 54.56
B :表达式中乘积项最少，且每个乘积 D :表达式中乘积项最多，且每个乘积 (B )
D :
消去4个表现形式不同的变量，保留相同变量 A B C F 4、已知真值表如表1所示，则其逻辑表达式为：(A )
0 0 0 0 A :
A ®
B ®
C 0 0
1 1 B : AB + BC 0 匕
0 1 C
:
AB + BC 0 1 1 0 D ABC (A+B+C )
1 0 0 1 5、函数 F(A , B , C)=AB+BC+AC 的最小项表达式为： 1
1
A : F(A,B,C)=刀m (0, 2, 4) 1 1 0 0 B
: F(A,B,C)=刀m (3, 5, 6, 7) 1 1 1 1
1个表现形式不同的变量，保留相同变量 2个表现形式不同的变量，保留相同变量 3个表现形式不同的变量，保留相同变量 (0, 2, (2, 4, 3, 6, 4)
7) (B )
C : F(A,B,C)=刀m
D : F(A,B,C)=刀 m 6、 欲将一个移位寄存器中的二进制数乘以( A : 32 B : 10 32) 10需要 7、 已知74LS138译码器的输入三个使能端(
E 1=1 , E 2A =E 2B =0 )时，地址码 丫
0 是：(C ) A : 11111101 n 1 n B ： 10111111 C )个移位脉冲。 D : A 2A 1A °=011,则输出 丫7
11110111 D : 11111111 8、 要实现Q A : J=0, K=0 9、 能够实现线与功能的是： A : TTL 与非门 Q
, JK 触发器的J K 取值应是： B : J=0, K=1 (B )
B :集电极开路门 (D
C : ) J=1 , K=0 J=1，K=1 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 行数据输出。 A : 8ms B : 4ms 11、 表2 ( A :译码器 C :三态逻辑门 1kHz ，经过 D: CMOS 逻辑门 可转换为4位并
B :选择器
C:优先编码器
D:比较器
12、图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4S4S3SS结果是：（A ）
A: 11000
B: 11001
C：10111
D : 10101
图1
二、判断题（每题1分，共6分）
1、当选用共阳极LED数码管时，应配置输出高电平有效的七段显示译码器。（F ）
2、若两逻辑式相等，则它们对应的对偶式也相等。（T ）
3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。（T ）
4、与逐次逼近型ADC比较，双积分型ADC的转换速度快。（F ）
5、钟控RS触发器是脉冲触发方式。（F ）
6、A/D转换过程通过取样、保持、量化和编码四个步骤。（T ）
三、填空题（每小题1分，共20分）
1、逻辑代数的三种基本运算规则代入定理、反演定理、对偶定理。
2、逻辑函数的描述方法有逻辑真值表、逻辑函数式、逻辑图、波形图、卡诺图等。
3、将8k X4位的RAM扩展为64k X8位的RAM ,需用16 片8k X4位的RAM ,同时还需用一片
38 ________ 译码器。
4、三态门电路的输出有低电平、高电平和高阻态3种状态。
5、Y= ABC+AD+C 的对偶式为Y D= （A+B+C ）（A+D）C 。
6、一个10位地址码、8位输出的ROM，其存储容量为2A13 。
7、若用触发器组成某十一进制加法计数器，需要4个触发器，有5个无效状态。
8、欲将一个正弦波电压信号转变为同频率的矩形波，应当采用施密特触发器电路。
9、图2所示电路中，74161为同步4位二进制加计数器，R D
为异步清零端，则该电路为_6_进制计数器。
10、图3所示电路中触发器的次态方程Q n+1为A' Q ' _____________ 。
图2 图3
四、分析题（共20分）
1、分析用图4（a）、（b）集成十进制同步可逆计数器CT74LS192组成的计数器分别是几进制计数器。CT74LS192的CR为异步清零端（高电平有效），LD为异步置数控制端（低电平有效），CP J、CB为加、
减计数脉冲输入端(不用端接高电平) ，CO和BO分别为进位和借位输出端。(4分)
6和23
图 4 (a) 图 4 (b)
2、用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数
列出ROM应有的数据表，画出存储矩阵的点阵图。
3、试画出图5所示电路在CP、R D信号作用下Q i、Q2、Q3的输出电压波形，并说明Q i、Q2、Q3输
出信号的频率与CP信号频率之间的关系。(6分)
图5
五、设计题(共20分)
1、用74LS161设计一个10进制计数器。(1)同步预置法，已知S0= 0001。( 2)异步清零法。(10 分)
2、集成定时器555如图6 (a)所示。(1)用该集成定时器且在规格为100K Q、200K、500K的
电阻，0.01uf、0.1uf、1uf的电容器中选择合适的电阻和电容，设计一个满足图 5 ( b)所示波形的单稳
态触发器。(2)用该集成定时器设计一个施密特触发器，画出施密特触发器的电路图。当输入为图5 (c)所示的波形时，画出施密特触发器的输出U0波形。(10分)
图 6 (a) 图 6 (b) 图 6 (c)
六、综合分析计算题(共10分)
试分析图7所示电路的工作原理，画出输出电压U 0的波形图，列出输出电压值U 0的表。表3给出了
RMA的16个地址单元中所存的数据。高6位地址伞9~A4始终为0,在表中没有列出。RAM的输出数据
只用了低4位，作为CB7520的输入。因RAM的高4位数据没有使用，故表中也未列出。(8分)
表3
2008 2009_学年第
子技术基础》
U的电压值
二学期《数字电课程试卷
标准答案及评分标
准
A( V)卷专业诵信
—班级2007
1〜5 ____ 一、单项选择题
(每小题
