当前位置：文档之家 › QuartusⅡ6.0 开发流程

QuartusⅡ6.0 开发流程

  • 格式：ppt
  • 大小：4.18 MB
  • 文档页数：160

下载文档原格式

  / 160

合集下载

Quartus II 6.0 简明教程

Quartus II 6.0 简明教程

Quartus 简明教程以设计一个简单的LED7段译码器为例介绍使用Quartus设计的全过程。

Step1 ：打开quartus，显示窗口如图1所示：ProjectNavigatorMessage Widow图1 quarts启动后的显示界面Step2: 新建工程：Quartus设计都是以工程为单位的，也就是说每一个设计必须包含在某一个工程中。

（1）点击File菜单”New Project Wizard…”菜单项（图2），启动项目向导(图3)。

图2 New Project 选项图3 项目向导第一个窗口在图3中点击Next，出现图4所示的窗口，要求设置项目路径、顶层设计文件的名称。

设计中最好保持project 的名字和顶层文件名相一致，这里我们在project name（第二个编辑框）中输入需要设计的bin27seg（图5）。

点击Next，出现图6所示窗口，在这里可以添加我们已经设计好的文件。

假设我们现在还没有.vhd设计文件，掠过此步，直接点击Next。

项目路径项目名称顶层设计实体名图4 项目基本信息设置图5 项目名称填写图6 添加已有文件图7 第三方eda工具选择Array注意题目图8图9图10图11图12图13 图14图15在bin27seg.vhd 文件中输入代码(代码附后)图16图18图19Bin27seg的rtl级电路图20图21图22 编译全过程图23图设计的另一部分就是验证自己的设计功能是否正确。

这里我们采用激励的方式，给定输入波形，观察输出是否正确。

（注这步也非必须，如果对自己的设计有充足的信心：）不过建议大家稍微大些的设计一定要做仿真）选择File 菜单->new…，在other files 表签页，选择vector waveform file （波形文件），点OK ，如图25所示，将其保存，如图26,注意文件名和要仿真的实体名保持一致波形文件图25图26图27现在要作的是把设计中的输入和输出管脚引进波形文件。

Quartus II 软件操作

Quartus II 软件操作
2）执行电路仿真 在Quartus II中，可以使用两种方式进行仿真。最简单 的方法是假定逻辑元件和互联导线是理想的，也就是说，信 号的传输过程不存在时延，称之为功能仿真（fuctional simulation)。另外一种更为复杂的方式是考虑电路传输过 程中的所有时延，从而得到时序仿真（timing simulation）。
Quartus II 软件操作
Save as type 栏中选择VHDL file，并在File name 栏中输入example_vhdl，需要注意的是，必 须勾选该对话框最底部的Add file to current project复选框,告诉Quartus II 软件，新文件是 当前打开项目的一部分。然后保存该文件。还是 以前面的示例为例，对于 f x1x2 x2 x3 ，在文 本编辑窗口输入其VHDL代码。在输入中还可以使 用VHDL模板。
设计输入
综合
布局、布线
调试
时序分析
工程变动管理
仿真
时序逼近
编程、配置
图1
Quartus II开发流程
Quartus II 软件操作
Quartus II设计软件根据设计者需要提供了一个 完整的、多平台开发环境。它包含整个FPGA和 CPLD 设计阶段的解决方案。
此外，Quartus II软件允许用户在设计流程的每 个阶段使用Quartus II图形用户界面、EDA工具界 面或命令行界面。在整个设计流程中可以使用这些 界面中的一个，也可以在不同的设计阶段使用不同 的选项。
Quartus II 软件操作
第二步 根据电路图综合电路 电路图输入到CAD系统之后，许多CAD工具会对其进行处 理。流程的第一步是使用综合工具，将电路图编译成逻辑表 达式，然后，电路综合的下一步是工艺映射，通过使用可用 的逻辑元件，确定每个逻辑表达式如何在目标芯片中实现。 使用编译器。选择Processing/Compile tool 命令，打 开对应窗口，共包括四个模块。分析与综合模块执行 Quartus II 中的综合步骤，它产生逻辑元件组成的一个电路。 装配模块（Fitter)模块决定芯片上各电路元件的精确布局。 其中综合模块产生的每个元件都将在芯片上实现。每个模块 也可以单独运行。也可以使用其他命令启动编译。编译完成 时，可以查看编译报告。出现错误时，点击错误信息，可以 突出显示错误出现的位置。

quartus ii开发软件操纵步骤,以及IP核调用步骤

quartus ii开发软件操纵步骤,以及IP核调用步骤

IP核调用步骤一．打开QUARTUSII软件二．新建工程三．填写工程路径，工程名和实体名。

（工程路径不要有中文，工程名和实体名相同），填写好后，点击next.四．点击next五．选择FPGA芯片系列CyloneII六．选择FPGA型号EP2C8Q208C8，然后next七．点击next八．点击next九．点击finish,新建工程完成。

十．选择工具“Assignments”的下拉菜单”Device…”选项，如下图：十一.点击“Device and Pins Options..”如下图：十二.选择未用管脚“unused pins”将未用管脚设为“As input tri-stated”十三.再选择“configuration”,将”Auto”换成“EPCS4”后，点击”确定“十四.点击“OK”，工程设置完成。

十五.新建VHDL程序，点击“OK“十六.编写程序十七.程序编写完，保存十八.新建ROM初始化数据文件，点击“OK“十九.选择容量和位宽。

在本例，容量为64个字节，位宽为8bit。

然后点“OK“二十.往里面填数据，在这里可以把我给的例程的数据直接拷进去，填完后保存。

二十一.新建ROM核，如下操作二十二.点击next二十三.先看上面有“AHDL”, ”VHDL,”“Verilog HDL”，在“VHDL”前面的圈里点击选中。

然后在路径后面给新建的ROM起一个名字：rom1，然后再在左边选中“ROM: 1-PORT”，设置完后点next.二十四.设置ROM的位宽为8，容量为64，点击next.二十五.点击“next”.二十六. 点击“Browsr..”选择初始化数据文件的路径，初始化数据文件后缀为.mif。

打开.二十七.点击next二十八.一直点next,直到如下图后，点finish，ROM核创建完成。

二十九.编译一次三十.编译成功后，选择“Assignment”菜单下的“Pins”，如下图三十一.根据脚位表绑定管脚三十二.绑完后，再编译一次。

实验1Quartus II开发环境及其设计流程

实验1Quartus II开发环境及其设计流程

实验1 Quartus II开发环境及其设计流程一、实验目的与要求1.目的（1）熟悉Quartus II设计平台的界面（2）掌握Quartus II设计平台的常用功能（3）掌握Quartus II开发流程2.要求（1）调试程序要记录调试过程中出现的问题及解决办法；（2）给出每个问题的算法或画出流程图；（3）编写程序要规范、正确，上机调试过程和结果要有记录，并注意调试程序集成环境的掌握及应用，不断积累编程及调试经验；（4）做完实验后给出本实验的实验报告。

二、实验设备、环境计算机，装有QuartusII软件三、方法与步骤(一)在QuartusII下按照原理图设计步骤设计一个半加器并仿真1.操作步骤:(1)输入源文件,选择菜单”File”\”New”,弹出“New”对话框，并选择“Block Diagram/Schematic File”，出现原理图文件的编辑界面。

（2）双击工作区域，出现“Symbol”界面，展开界面左边的Libraries对话框内的primitives等文件夹，并查找与门and2、异或门xor、输入信号线Input、输出信号线Output，并把它们依次拉入原理图编辑区，如图所示（参考）（3）连接各器件，并保存为h_add.bdf文件（4）创建工程：点击“file/new project wizard”菜单选项，并按其提供的步骤创建工程（5）选择目标器件：点击“assignments/settings”菜单选项，选择要编程的芯片型号以及配置方式（6）全过程编译：选择“processing/start compilation”或点击工具栏快捷按钮开始全过程编译（此处的全过程编译包括了分析与综合、适配、装配文件、定时分析、网表文件提取等过程）(7)仿真第一步：选择“file/new”,并点击“other files”的“vector waveform file”，进入波形编辑界面（8）仿真第二步：选择“view/utility windows”的“Node finder”选项，在“filter”框内选择“pins:all”，点击List按钮，出现本设计项目中的所有端口，选择要仿真的端口并拖入波形编辑窗口（9）仿真第三步：编辑输入信号波形（注意观察教师现场演示），并可通过“edit”菜单的“end time”选项设置仿真时间（10）仿真第四步：设置仿真模式，点击“assignments/settings”菜单选项，寻找“filter settings”中的“simulator”选项，选择功能仿真（Functional）或时序仿真(Timing)（11）观察仿真结果，选择“processing/start simulation”或点击快捷按钮，仿真结束后观察并分析输出的仿真波形，检验设计是否正确，如不正确，需查错并修改，重复以上步骤直到仿真波形符合要求。

QuartusII开发流程

QuartusII开发流程

Create a New Block Design File
Create a Block
Enter a Primitive Symbol
Enter a Megafunction Symbol
Enter Input & Output Pin Symbols and Name the Pins
Block：代表设 计实体及其I/O 端口信号。
Block Name
Instance Name
I/O Ports Table
Input Pin Symbol Megafunction Symbol
DFF Symbol
Conduit Line Bus Line
Node Line
创建块设计文件示例
synthesisvhdlveriloghdlahdldesignassistant布局布线fitterassignmenteditorfloorplaneditorchipeditor报告窗口增量布局布线时序分析timinganalyzer报告窗口仿真simulatorwaveformeditor编程assemblerprogrammer转换编程文件系统设计sopcbuilderdspbuilder软件开发softwarebuilder基于块的设计logiclockeditorfloorplaneditoreda界面edanetlistwriter时序收敛timingclosurefloorplanlogiclockeditor调试signaltapiisignalprobechipeditor工程更改管理chipeditorresourcepropertyeditorchangemanagerquartusii软件的用户界面标题栏工程工作区资源管理窗信息显示窗编译状态显示窗菜单栏工具栏可编程逻辑器件设计流程设计输入?硬件描述语言?原理图?波形图设计输入?硬件描述语言?原理图?波形图器件测试设计准备器件编程时序仿真功能仿真设计处理?逻辑综合?结构综合设计处理?逻辑综合?结构综合quartusii基本开发流程建立工程newprojectwizard建立工程newprojectwizard设计输入hdleditorblockamp

QuartusII软件使用及设计流程

QuartusII软件使用及设计流程

时序优化
时序分析
在Quartus II中进行时序分析，确保设计满足时序要求，找出关键 路径并优化。
延迟调整
通过调整逻辑单元的时序参数，减小关键路径的延迟，提高时钟频 率。
布局优化
合理安排逻辑单元的位置，减小信号传输延迟，提高时序性能。
面积优化
优化算法
采用高效的算法和优化策略，减小设计规模， 降低面积成本。
低功耗硬件选择
选择低功耗硬件器件和IP核，从硬件层面降低功 耗。
06
Quartus II实际应用案 例
数字钟设计案例
总结词
数字钟设实现数字钟的原理图 设计和编程。
详细描述
首先，在Quartus II软件中创建一个新的工程，选择合适的FPGA芯片型号。然后，使 用原理图输入方式设计数字钟电路，包括分频器、计数器、译码器等模块。接着，进行 仿真测试以确保设计正确。最后，将设计文件下载到FPGA芯片中，完成数字钟的硬件
保存配置
完成配置后，保存配置文件以便以后使用。
许可证激活与验证
获取许可证文件
从Altera官网或授权合作伙伴处获取Quartus II软件 的许可证文件。
激活许可证
运行许可证激活程序，输入许可证文件中的激活码进 行激活。
验证许可证
启动Quartus II软件，验证许可证是否有效，确保软 件正常使用。
完成串口通信的硬件实现。
THANKS FOR WATCHING
感谢您的观看
Quartus II软件中提供了大量的IP核，用户可以直接调用这些IP核进行设计， 避免了重复造轮子，提高了设计效率。
IP核定制
对于一些特殊需求，用户可以通过定制IP核的方式实现。Quartus II软件提供了 IP核定制工具，用户可以根据需求对IP核进行修改和定制，以满足特定设计要求。

使用QUARTUS II做开发全流程,傻瓜式详细教程

QUARTUS II开发流程1：打开QuartusII 软件
2：如果下图所视，新建一个工程。

3：出现下图对话框，点Next
4:选择你的工程存放路径和工程名字，注意：工程名字一定要和“实体名字一样”。

填好后点Next
5:如果是一个全新的工程，就点Next
6:下图对话框是选择器件。

根据目标板的处理器而定
7：例如我们选择了Cyclone II 家簇
8：点Next
9:新建工程完成，点Finish
10:新建一个文档
11：根据你的输入方式选择，例如我们这里选择Vhdl
12:输入你要编写的程序
13:确认没有问题了，就保存一下
14：保存名要和实体名一样
15：然后在编译
16：配置管脚
17：根据目标板的管脚分配I/O，分配好I/O 后，在编译一次
18：下载程序
19：下载模式的选择
20：如图中Program/Configure 打勾，在点Start
东理电子 Easy-FPGA开发板
东理电子。

QuartusII 6.0简易使用向导

18
1-4、编译前的设置 、
选择目标芯片（此步骤建立工程时已选定）。 1、选择目标芯片（此步骤建立工程时已选定）。 若需更改目标芯片，选择Assignments/Device Assignments/Device， 若需更改目标芯片，选择Assignments/Device， 在弹出的窗口中更改目标芯片即可。 在弹出的窗口中更改目标芯片即可。 选择配置器件的工作方式（这步用于AS AS下载时 2、选择配置器件的工作方式（这步用于AS下载时 配置芯片的选择，一般不用）； 配置芯片的选择，一般不用）； 选择配置器件和编程方式（这步也是AS AS下载配 3、选择配置器件和编程方式（这步也是AS下载配 置所使用，一般不用）； 置所使用，一般不用）； 选择目标器件闲置引脚的状态（不是必须）； 4、选择目标器件闲置引脚的状态（不是必须）； 编译文件置顶（重要步骤） 5、编译文件置顶（重要步骤） 注意： 注意：通过工程向导做作的设置都是可以在 Assignments/settings下再进行修改的 下再进行修改的。 Assignments/settings下再进行修改的。
2
Quartus II 操作环境
1、Project Navigator（工程管理器） 、 （工程管理器）
2、Status window（状态窗口） 、 （状态窗口）
2、Message window（信息窗口） 、 （信息窗口）
3
常用工具栏
Execution controls Window & new file buttons Dynamic menus Floorplan Compiler report
14
Resource Usage（资源使用情况） （资源使用情况）
Several tables in Resource Section detail how much of FPGA resources used

简述quartus ii软件开发流程

简述quartus ii软件开发流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。

文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor.I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!简述Quartus II软件开发流程Quartus II是Altera公司（现已被Intel收购）推出的一款强大的FPGA（Field-Programmable Gate Array）和CPLD（Complex Programmable Logic Device）设计工具，它提供了从设计输入到硬件部署的一整套集成开发环境。

Quartus II软件操作基础

第2章 Quartus II软件操作基础本章介绍Altera公司的Quartus II（6.0版本）软件的使用方法，作为EDA实训设计的基础。

通过本章的学习，读者可初步采用Quartus II软件的原理图输入法和HDL文本输入法，来设计数字电路和系统，并掌握用EDA实训仪设计电路进行硬件验证的方法。

uartus II是Altera公司近几年推出的新一代、功能强大的可编程逻辑器件设计环境，至今已公布了 6.0以上版本。

Quartus II 软件提供了SOPC设计的综合开发环境，是SOPC设计的基础。

Quartus II集成环境支持系统级设计、嵌入式系统设计和可编程器件设计的设计输入、编译、综合、布局、布线、时序分析、仿真、编程下载等EDA设计过程。

Quartus II支持多种编辑输入法，包括图形编辑输入法，VHDL、Verilog HDL和AHDL的文本编辑输入法，符号编辑输入法，以及内存编辑输入法。

下面以Quartus II 6.0版本为例，介绍Quartus II 软件的基本操作。

2.1 Quartus II软件的安装Quartus II 6.0版本设计软件的安装比较简单，只要把Quartus II 6.0设计软件光盘放入计算机的光驱中，安装光盘将自动引导完成Quartus II 6.0的安装。

但软件安装结束之后，还必须在软件中指定Altera 公司的授权文件（License.dat ），才能正常使用Quartus II 软件。

在Windows 2000或Windows XP 系统下指定授权文件的操作步骤如下：① 打开Windows 窗口下的“控制面板”，用鼠标左键双击控制面板上的“系统”图标（或用鼠标右键点击“我的电脑”，在弹出的对话框中选择“属性”），在弹出的“系统特性”对话框中展开“高级”页面，如图2.1所示。

用鼠标左键点击该页面上的“环境变量”按钮，弹出如图2.2所示的“环境变量”对话框。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
状态区的作用是显示系统状态信息。它由一个显示窗口和一个
位于系统环境最下方的状态条组成。图3.4中位于上面的窗口用于显 示编译或仿真时的运行状态和进度。位于下方的状态条用于显示每 个按钮或菜单的功能描述以及工程编译和波形仿真的进度。此外， 当仿真器运行到设置的断点时，状态条还会显示系统处于等待状态 “Simulator Waiting...”；当编译器和仿真器都不工作时，状态窗口显 示系统处于空闲状态“Idle”。
类型的节点线与总线分别组合或混合而成。三种线型之间的 关系类似于C语言中的变量、数组和结构体之间的关系。
(6) “Toggle Connection Dot”：指定线的交叉点为连接点 或把连接点定义为不连接。 (7) “Flip Horizontal”，“Flip Vertital”：水平旋转，垂直 旋转。 (8) “Rotate by Degrees”：旋转特定角度。
图3.12 功能窗口
(2)“Full screen”：全屏显示。
(3)“Fit in window”：适应窗口大小显示。 (3) “Zoom In”，“Zoom、Out”，“Zoom”：放大，缩小， 自定义显示范围。 (4) “Show Guidelines”：显示网格线。 (5) “Show Block I/O Tables”：显示模块的端口输入输出表。 (6) “Show Mapper Table”：显示模块和与模块相连的信号 之间的映射表。
自定义工具条可以通过以下步骤进行：点击菜单 Tools=>Customize=>Toolbars，也可在工具条或快捷命令按钮
处单击鼠标右键，选择Customize=>Toolbars，出现图3.7所示画
面，然后就可自行添加或删减工具条。自定义快捷命令按钮的 过程是：选择点击菜单Tools=>Customize=>Commands或在工 具条和快捷命令按钮处单击鼠标右键，选择 Customize=>Commands，就会出现图3.8所示画面，然后选择 不同类别下的快捷命令按钮并用鼠标拖到工具条中，即可完成 个性化设置。
Quartus II Development System
Fully-Integrated Design Tool
Multiple Design Entry Methods Logic Synthesis
Place & Route
Simulation Timing & Power Analysis Device Programming
以通过鼠标右键的弹出菜单选择显示或隐藏某类信息，从而进行个
性化定制，如图3.5所示。
3.3.4 工作区
工作区是用户对输入文件进行设计的空间区域。在工作区中，QuartusⅡ
软件将显示设计文件和工具条以方便用户操作，如图3.6所示。
设计输入文件 工具条
3.3.5 快捷命令工具条 快捷命令工具条是由若干个按钮组成的，用鼠标点击按
图3.7 自定义工具条
图3.8 自定义快捷命令按钮
3.3.6 菜单命令区 1．“File”菜单 “File”菜单如图3.9所示，各选项功能如下： (1) “New”：创建一个新的设计。 (2) “Open”：打开一个已有的设计。 (3) “Close”：关闭一个设计。 (4) “New Project Wizard”：创建一个新的工程。
LE
M4K
M512
Synthesis
I/O
- Translate Design into Device Specific Primitives - Optimization to Meet Required Area & Performance Constraints - Precision, Synplify, Quartus II
用户界面为设计流程每个阶段所提供的功能。
Hale Waihona Puke 图 3 1. QuartusⅡ
图 形 用 户 界 面 功 能 显 示
启动 QuartusⅡ软件时出现的图形用户界面如图3.2所示。QuartusⅡ6.0图形用户界面 分为六个大的区域：工程导航区、状态区、信息区、工作区、快捷命令工具条和菜 单命令区。下面分别对这些区域进行详细介绍。
3．“View”菜单 “View”菜单如图3.11所示，各选项功能如下：
图3.11 “View”菜单
(1)“Utility Window”：功能窗口。
功能窗口包括：工程导航窗口、节点查找、Tcl命令控制台、 信息窗口、状态窗口、改变管理器等，如图3.12所示。其中， Tcl语言(工具命令语言，Tool Command Language)是一种EDA设 计工业标准脚本语言，也是一种跨平台语言，与壳脚本语言和 高级程序语言类似。它为控制结构、变量、存取插槽接入、用 于综合的应用程序接口提供支持。需要说明的是，QuartusⅡ也 是以这种语言为基础的，并且QuartusⅡ中所有的菜单命令和快 捷命令都可以用Tcl编写。用户也可以自己编写Tcl脚本来对自己 的设计进行综合编译、适配、仿真、编程、调试等操作。此外， 用户可以使用Resource Property Editor(资源属性编辑器)来对已 编译的文件作最小的修改而不需要对全部工程重新编译，改变 管理器的作用是记录和管理用户后仿真期间的这种改动并且保 证改动不发生冲突。
PC Board Simulation & Test
- Simulate Board Design - Program & Test Device on Board - Use SignalTap II for Debugging
3.2 QuartusⅡ6.0图形用户界面介绍
QuartusⅡ软件是一个全面的、易于使用的独立解决方案， 可以使完成设计流程的所有阶段。图3.1显示了QuartusⅡ图形
的文件上时，软件会自动显示文件所在的绝对地址。用鼠标双击文
件，则会在编辑窗口打开该文件。 (3) Design Units，当前工程中的使用的所有设计单元。这些单元既 包含QuartusⅡ中自带的设计模块(如乘法器、移位寄存器等)，也包 含用户自己设计的单元模块。
图3.4 工程导航区显示实例
3.3.2 状态区
QuartusⅡ软件使用
主要内容

QuartusⅡ综述 QuartusⅡ6.0图形用户界面介绍 QuartusⅡ6.0设计流程 设计输入 综合 布局布线 仿真 编程与配置
3.1 QuartusⅡ综述
QuartusⅡ
是Altera的综合开发工具，集成了Altera FPGA/CPLD开发所涉及的各种工具软件和第三方工具的接口， 通过此开发工具，设计者可以创建、组织、管理自己的设计。
2．“Edit”菜单 “Exit”菜单如图3.10所示，各选项功能如下： (1) “Undo”，“Redo”：撤销和恢复上次操作。 (2) “Cut”，“ Copy” ， “Paste”，“Delete” ，“ Select All”：剪切，复制，粘贴，删除，全选。
(3) “Find”，“Find Next”，“Replace”：查找，查找下一 个，替换。
Place & Route
- Map Primitives to Specific Locations inside Target Technology with Reference to Area & Performance Constraints - Specify Routing Resources to Be Used
(5) “Open Project”：打开一个已有工程。
(6) “Convert MAX+PLUSⅡ Project”：将MAX+PLUSⅡ环 境下的工程转换为QuartusⅡ环境下的工程。
图3.9“File”菜单
(7) “Save Project”：保存当前工程。 (8) “Close Project”：关闭当前工程。 (9) “Save”，“Save As”：保存当前文件/将当前文件另存。 (10) “Save Current Report Section As”：保存当前报告文件。 (11) “File Properties”：当前文件属性。 (12) “Create/Update”：为当前文件创建一个设计文件，或
钮，可快速执行相应的操作。当把QuartusⅡ的所有工具条全
部拖出显示时，会发现这些工具条中有很多按钮是重复的， 这是QuartusⅡ为了方便用户在打开每个工具条时都能进行一 些基本操作而做的设计。但是当用户同时打开多个工具条时， 会使整个系统环境显得臃肿繁琐，而这种情况在用户只需要 不同工具条中的几个简单功能时会显得更为突出。所以 QuartusⅡ也为用户提供了个性化的设置功能，用户可以自定 义工具条和快捷命令按钮。
菜单命令区 快捷命令工具条
工程导航区 工作区
访问官方网站
状态区
信息区
4.3.1 工程导航区
工程导航区(3.3)显示了当前工程的绝大部分重要信息，使用户对当前
工程的文件层次结构、所有相关文档以及设计单元有一个很清晰的认识。
如图3.3所示，工程导航区由三个部分构成：
(1) Hierarchy，设计实体的层次结构，它清楚地显示了顶层实体
(9) “Insert symbol”：插入图元符号。
(10) “Insert symbol as Block”：插入一个图元符号，并以 Block形式显示。
(11) “Edit selected Symbol”：编辑选定模块。
(12) “Update Symbol or Block”：更新模块。 (12) “Properties”：模块属性。
tclk
Timing Analysis
- Verify Performance Specifications Were Met - Static Timing Analysis