数集成电路B卷

招聘集成电路设计岗位笔试题与参考答案(某大型集团公司)(答案在后面)一、单项选择题（本大题有10小题，每小题2分，共20分）1、在集成电路设计中，以下哪种类型的设计通常负责处理数字逻辑功能？A、模拟集成电路B、数字集成电路C、混合信号集成电路D、射频集成电路2、以下哪种技术用于在集成电路设计中实现晶体管间的连接？A、光刻技术B、蚀刻技术C、键合技术D、离子注入技术3、在CMOS工艺中，P型MOSFET的阈值电压通常会随着温度的升高而：A. 增加B. 减少C. 不变D. 先增加后减少4、下列哪一项不是减少互连延迟的有效方法？A. 使用更细的金属线B. 使用更高介电常数的绝缘材料C. 减少金属层之间的距离D. 使用铜代替铝作为互连线材料5、集成电路设计中，以下哪种工艺主要用于制造CMOS（互补金属氧化物半导体）逻辑电路？A. 双极型工艺B. 金属氧化物半导体工艺C. 双极型/金属氧化物半导体混合工艺D. 双极型/CMOS混合工艺6、在集成电路设计中，以下哪个参数通常用来描述晶体管的开关速度？A. 饱和电压B. 输入阻抗C. 开关时间D. 集成度7、在集成电路设计中，用于描述电路逻辑功能的硬件描述语言不包括以下哪一种？A. VerilogB. VHDLC. C++D. SystemVerilog8、下列选项中，哪一个不是ASIC（专用集成电路）设计流程中的一个阶段？A. 逻辑综合B. 布局布线C. 系统集成D. 物理验证9、以下哪种工艺技术通常用于制造高性能的集成电路？A. 混合信号工艺B. CMOS工艺C. GaN（氮化镓）工艺D. BiCMOS工艺二、多项选择题（本大题有10小题，每小题4分，共40分）1、在CMOS工艺中，关于阱（well）的概念，下列说法正确的有：A. NMOS晶体管通常位于P型阱中B. PMOS晶体管通常位于N型阱中C. N阱用于隔离不同区域的晶体管，防止电流泄露D. P阱可以与N阱共存于同一层硅片上而不会相互影响2、关于集成电路版图设计中的DRC（Design Rule Check）规则，下列哪些陈述是正确的？A. DRC规则是为了确保电路性能优化B. DRC规则定义了最小特征尺寸、最小间距等制造限制C. 违反DRC规则可能会导致制造缺陷，如短路或开路D. DRC规则在所有半导体制造工艺中都是相同的3、关于集成电路设计，以下哪些是典型的电路设计类型？（）A、模拟电路设计B、数字电路设计C、混合信号电路设计D、射频电路设计E、光电子电路设计4、在集成电路设计中，以下哪些因素会影响电路的功耗？（）A、晶体管的工作状态B、电源电压C、电路的复杂度D、芯片的温度E、外部负载5、在集成电路设计过程中，下列哪些技术用于提高电路的性能？A. 使用更先进的制程技术B. 优化电路布局减少信号延迟C. 增加电源电压以提升速度D. 减少电路层数降低制造成本E. 应用低功耗设计方法6、下列哪些是实现CMOS逻辑门时需要考虑的关键因素？A. 输入电平的阈值B. 输出驱动能力C. 功率消耗D. 静态电流消耗E. 电路的工作频率7、以下哪些技术或方法属于集成电路设计中的模拟设计领域？（）A. 信号处理算法B. 逻辑门电路设计C. 模拟电路仿真D. 功耗分析E. 版图设计8、在集成电路设计中，以下哪些步骤是进行版图设计的必要阶段？（）A. 电路原理图设计B. 布局规划C. 逻辑分割D. 布局布线E. 版图检查9、在CMOS工艺中，影响MOSFET阈值电压的因素有哪些？A. 氧化层厚度B. 衬底掺杂浓度C. 栅极材料类型D. 源漏区掺杂浓度E. 温度F. 器件尺寸三、判断题（本大题有10小题，每小题2分，共20分）1、集成电路设计岗位的工程师需要具备扎实的数学基础和电子工程知识。

数字电路基础试题及答案一、单选题1.下列关于数字电路和模拟电路的叙述中，正确的是A、处理数字信号的电路称为模拟电路B、处理模拟信号的电路称为数字电路C、数字电路和模拟电路的分析方法相同D、数字电路中工作的三极管不是工作在饱和区，就是截止区【正确答案】：D2.二进制数11010转换为十进制数为A、32B、21C、26D、33【正确答案】：C4011是A、四2输入或非门B、四2输入与非门C、四2输入与门D、四2输入或门【正确答案】：B4001是A、四2输入或非门B、四2输入与非门C、四2输入与门D、四2输入或门【正确答案】：A5.逻辑功能为“有0出1，有1出0”的门电路是A、与门B、或门C、非门D、与或门【正确答案】：C6.TTL集成门电路的输入端需通过( )与正电源短接。

A、电阻B、电容C、电感D、负电源【正确答案】：A4001和CC4011都是采用的14引脚( )封装双列直插式。

A、塑B、金C、纸D、硅胶【正确答案】：A8.在数字信号中，高电平用逻辑1表示，低电平用逻辑0表示，称为A、正逻辑B、1逻辑C、负逻辑D、0逻辑【正确答案】：A9.十进制数码18用8421BCD码表示为A、10010B、100010C、00011000D、01110111【正确答案】：C10.已知逻辑函数，与其相等的函数为A、B、C、D、【正确答案】：D11.8421BCD码0001 0100表示的十进制数码为A、12B、14D、22【正确答案】：B12.十进制数6用8421BCD码表示为A、0110B、0111C、1011D、1100【正确答案】：A13.TTL集成门电路不使用的多余输入端可以A、接地B、悬空C、接低电平D、短接【正确答案】：B14.有4个信息，用2进制表示，就需要有( )位2进制表示。

A、2B、3C、4D、5【正确答案】：A15.下列四种类型的逻辑门中，可以用( )实现三种基本运算。

B、或门C、非门D、与非门【正确答案】：D16.二进制数11转换为十进制数为A、1B、2C、3D、4【正确答案】：C17.8421BCD码0101表示十进制数A、5B、6C、7D、2【正确答案】：A18.下列关于二进制代码中，描述错误的是A、二进制代码与所表示的信息之间应具有一一对应的关系B、用n位二进制数可以组合成2n个代码C、若需要编码的信息有N项，则应满足2n≥ND、若需要编码的信息有N项，则应满足2n=N19.在下列各图中，或非逻辑对应的逻辑图是A、B、C、D、【正确答案】：B20.常用的74××系列是指A、TTL器件B、CMOS器件C、NMOS器件D、PMOS器件【正确答案】：A21.CT74LSXXCP简称A、7LSXXB、LSXXC、74XXD、LXX22.逻辑函数表达式Y=A+B表示的逻辑关系是A、与B、或C、非D、与非【正确答案】：B23.十进制数19转化为二进制数为A、10011B、11001C、10100D、11011【正确答案】：A24.逻辑函数化简后为A、B+CBC、1D、B+CD【正确答案】：B25.74LS系列集成门电路引脚编号的判断方法错误的是A、把凹槽标志置于左方B、引脚向下C、逆时针自下而上顺序依次为12D、把凹槽标志置于右方【正确答案】：D26.二进制数1010转换为十进制数为A、10B、8C、12D、6【正确答案】：A27.逻辑函数表达式Y=表示的逻辑关系是A、与B、或C、非D、与非【正确答案】：C28.逻辑代数中的互补率是A、B、C、D、【正确答案】：A29.常用的C×××系列是指A、TTL器件B、CMOS器件C、NMOS器件D、PMOS器件【正确答案】：B30.下列逻辑函数表达式中与F=A+B功能相同的是A、B、C、D、【正确答案】：B31.十进制数8用8421BCD码表示为A、1010B、1011C、1000D、0101【正确答案】：C32.若逻辑函数L=( )AB，则L可简化为A、L=AB、L=BCDC、L=ABD、L=A+BCD【正确答案】：C判断题1.绝大多数的TTL逻辑集成电路引脚排列顺序是一致的，即面对集成电路的文字面，半圆形标注向左，逆时针依次是1,2,3，…,并且第一边最末引脚为接地脚GND，而整块集成电路的最末引脚为电源引脚Ｖcc。

浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。

错填、不填均无分。

1．十进制数（68）10对应的二进制数等于 ；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。

3．1A ⊕可以简化为 。

4．图1所示逻辑电路对应的逻辑函数L 等于 。

A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。

6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。

7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。

8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。

9．JK 触发器的功能有置0、置1、保持和 。

10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样的RAM 。

二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。

错选、多选或未选均无分。

11．十进制数（172）10对应的8421BCD 编码是 。

【 】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。

【 】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。

数字电子技术练习一、填空题1.=⊕⊕⊕4434421K A偶数个A A A ① 。

2.逻辑函数F=A +B+C D 的反函数F = ① ，对偶式为 ②。

触发器的特征方程为 ① ，JK 触发器的特征方程为 ② 。

4.构造一个模10计数器需要 ① 个状态， ② 个触发器。

5.将JK 触发器的J 端和K 端连在一起，就得到了 ① 触发器。

6. ① 型触发器克服了空翻现象。

的清零端是异步清零，则下图构成 ① 进制计数器。

1. ① 02. ①)(D C B A +⋅⋅ ②)(D C B A +⋅⋅3. ①D Q n =+1 ②n nn Q K Q J +=+1 4.① 10 ② 4 5. ① T 6. ① 边沿 7. ① 641.进制转换(31)10 = ① 2 = ② 16。

2.逻辑函数的表示方法有 ① 、卡诺图、函数式、 ② 和波形图。

触发器的特性方程是： ① ，T 触发器的特性方程=+1n Q② 。

4.下图(a)、(b)所示的组合逻辑电路，已知(a)中为TTL 门电路，（b ）中为OC 门，它们的输出表达式Y 1 = ① ，Y = ② 。

(a)(b)5.译码集成电路74LS138的地址码有 ① 个，译码输出端的个数有 ② 个。

6.某加计数器是由74LS161构成的十进制计数器，设初始状态Q 3Q 2Q 1Q 0 = 0000，当采用同步归零方式时其最后一个状态是 ① ，当采用异步归零方式时其最后一个状态是 ② 。

1. ① 11111 ② 1F2. ① 真值表 ② 逻辑图 （可对调）3. ①0,1=+=+RS Q R S Qn n ② n n Q T Q T + 4. ① A ② CD AB CD AB +⋅或5. ① 3 ② 86. ① 1001② 10101.进制转换：（）10 = ① 2 ，（1F ）16 = ② 2。

2.公式定理：=+B A A ① ，=++BC C A AB ② 。

《大规模数字集成电路设计》试卷B标准答案与评分细则（卷面总分：80分）一． 名词解释（2分×6题）（评分标准：给出正确英文的2分/题，仅给中文解释1分/题）1．EDA：Electronic Design Automation2．IP：Intellectual Property3．CPLD：Complex Programmable Logic Device4．ASIC：Application Specific Integrated Circuit5．MCU：Micro Control Unit6．FSM：Finite State Machine二． 填空题（每空1分，共18分）（评分标准：填写正确 1分/空）1．VHDL用Active-HDL对 HDL程序进行仿真时，常用的三种仿真方法：用图形化界面加激励（或：手动加测试激励）、编写测试平台文件（或：编写TestBench）、编写宏文件（编写*.do文件）。

2．VHDL程序主要有三种描述方式：行为描述方式、RTL描述方式、结构描述方式。

3．VHDL程序中数值的载体称为对象。

VHDL中有四种对象，分别是：常量（CONSTANT）、变量（V ARIABLE）、信号（SIGNAL）、文件（FILE）。

4．VHDL的并行信号赋值语句，除了常见的一般信号赋值语句（如：C<=A and B;）外，还有两种形式，它们分别是：条件信号赋值语句（或：条件型）、选择信号赋值予局（或：选择型）。

5．除了Δ延迟外，VHDL还支持两类性质的延迟，它们分别是：_惯性延迟（INERTIAL）、传播延迟（TRANSPORT）。

6．VHDL结构描述是实体构造的层次化、结构化的表现。

试列举出其中两种描述结构的语句COMPNENT语句（或：元件语句）、GENERATE语句（或：生成语句）。

（也可填：GENERIC语句/参数说明语句、端口映射语句等）7．IP核可以分为三种，即：软核、固核、硬核。

集成电路考题一、填空题1、世界上第一个自动计算器是1832年。

2、Jack Kilby 提出IC 设想-—集成电路，由此获得诺贝尔奖,标志着数字时代的来临。

3、集成电路的发展按摩尔定律发展变化。

4、数字电路噪声进入的途径有电感耦合、电容耦合、电源和地的干扰。

5、N 型半导体的多子是自由电子，少子是空穴.6、P 型半导体的多子是空穴,少子是自由电子.7、二极管电流D I 与电压D V 的关系表达式为)1(/-=ΦT D V S D e I I 。

8、二极管的反向击穿类型有齐纳击穿和雪崩击穿。

9、互连线电容模型可用平行板电容模型等效，导线总电容的公式为10、互连线电容模型可用微带线模型等效，由平面电容和边缘电容构成。

11、导体为均匀的绝缘介质包围，可知一条导线的电容C 与电感L 的关系为u CL ε=。

12、CMOS 反相器噪声容限的定义有L NM 低电平噪声容限和H NM 高电平噪声容限.13、CMOS 反相器电路总功耗分为三部分,分别为dyn P 由充放电电容引起的动态功耗、dp P 直流通路电容引起的功耗、stat P 静态功耗。

14、静态CMOS 门由上拉网络PUN 和下拉网络PDN 构成。

15、CMOS 互补逻辑实现一个N 输入逻辑门所需MOS 管的个数为2N 个。

16、伪NMOS 逻辑实现一个N 输入逻辑门所需MOS 管的个数为N+1个。

17、动态逻辑实现一个N 输入逻辑门所需MOS 管的个数为N+2个。

18、动态逻辑电路工作过程分为预充电和求值两个阶段。

19、时序电路中与寄存器有关的参数分别为建立时间、维持时间、传播时间。

20、对于时钟偏差不敏感的触发器为Clocked CMOS （或为时钟控制CMOS ）。

21、2C CMOS 实现一个N 输入逻辑门所需MOS 管的个数为N+2个。

2223、半定制的电路设计方法分别是以单元为基础的设计方法和以阵列为基础的设计方法。

二、简答题1、画出双阱CMOS电路工艺顺序简化图.（P31)2、二极管的电流受工作温度的双重影响。