一种用于采保电路的宽带高增益放大器的设计
- 格式：pdf
- 大小：264.34 KB
- 文档页数：4
集成电路设计与开发
Design and Development of IC
一种用于采保电路的宽带高增益放大器的设计
庞世甫1 , 王继安2 , 张冰1 , 李汇1 , 李崴3 , 龚敏1
(11 四川大学 物理科学与技术学院 微电子技术四川省重点实验室 , 成都 610064 ; 21 电子科技大学 微电子与固体电子学院 , 成都 610054 ; 31 成都华微电子系统有限公司 , 成都 610041)
跨导运算放大器通常采用两级放大 、折叠2套 筒和折叠2共源共栅等结构形式[2] 。两级放大电路 中 , 次极点频率由负载电容决定的 。综合考虑各种 结构的优缺点 , 设计了跨导运算放大器 , 是由共源 共基结构和共源共栅结构组成的 。 211 共源共基2共源共栅型运算放大器
第一级放大采样共源共基结构 , 输入对管是增 强型 NMOS 管 , 它们的漏极各串联一个共基极三极 管 , 其目的是减少从漏极看到的电阻 , 从而减小米 勒效应 , 改善频率响应 , 上面的两个负载电阻根据 需要 , 可以对其修调 。第一级放大还有一个用三极 管实现的跟随器 , 起到提高驱动和转移电位的作 用 。第二级放大的输入对管是三极管 , 采用三极管 而不用 NMOS , 是因为有两个考虑 , 其一是提高速 度 , 其二增大输出阻抗 。在这两方面 , 三极管远比 NMOS 管优越 。第二级放大的负载采用共源共栅结 构 , 提高输出阻抗 , 同时能抑制电源电压的影响 。 用共源共栅结构提高增益 , 如将共源共栅作为输入 运算放大器 , 其缺点是输入共模范围的减小 , 这是 由于共源共栅管所要求的额外电压降引起的 , 共源 共栅差分输入级不适合低电压的情况 , 补偿会比单 级复杂 。如图 1 所示 , 为了克服这个缺点 , 去除电 平位移电路 , 共源共栅技术可以移到两级放大器的 第二级[3 ] 。
Key words : computational amplifier ; common source and base ; cascode ; common module feedback
1 引言
跟踪保持 ( T/ H) 电路是模拟电路和混合信号 集成电路中的关键单元电路之一 , 运算放大器是跟 踪保持电路的核心 , 故对它的优化设计显得十分重 要 。设计一个运算放大器首先要根据其用途选择一 种合适的电路结构 。设计一个用于高速 、高精度模 数转换器的运算放大器 , 希望其在低的电源电压下 有尽可能高的动态范围 , 同时还要考虑诸如建立时 间 、输入共模范围 、输出摆幅 、共模抑制比 、电源 抑制比 、功耗等方面性能的限制 。速度和精度是 ADC 的重要指标 , 由运放的各种性能决定[1] 。长 沟道 、低偏置电流 、多级运放可以实现高增益 , 然
关键词 : 运算放大器 ; 共源共基 ; 共源共栅 ; 共模反馈 中图分类号 : TN722 文献标识码 : A 文章编号 : 10032353X (2007) 062532203
Design of a Wide Bandwidth and High Plus Amplifier
Used in High Speed T/ H Circuit
集成电路设计与开发
Design and Development of IC
式中 : N 是模数转换器的分辨率 。因此 , 提高跨 导运算放大器线性动态范围是解决这一问题的关 键。 312 不完全建立误差
在保持期间 , T/ H 电路相当于阶跃信号响应的 闭环放大器 。它的输出要求在有限的时间 (小于采 样周期的一半) 内建立到被给定的精度[6] , 其精度 是由流水线结构转换器的位数决定 , 如果位数为 N , 则不完全建立误差 ξ< 1/ 2 N , 即建立精度 > (1～1/ 2 N) %。在单极点近似 , 并考虑摆率的情况 下 , 设当输入端的差分信号大于饱和压降 Vdsat时为 摆率建立时间 , < Vdsat时为线性建立时间 , 通过对 摆率公式[3 ]
是 011 % ; Vi 为输入端的最大差分信号摆幅 。
根据式 (7) , OTA 的单位增益带宽 ( GBW) 由
负载电容决定 , 其单位增益带宽为 211 GHz 。
4 电路实现及其仿真结果
跨导运算放大器是由共模电路 、偏置电路 、第 一级放大和第二级放大四部分组成 , 具体电路的实 现如图 3 所示 。
© 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.
集成电路设计与开发
Design and Development of IC
2 电路结构及设计考虑
SR =
IXM Cc
=
IgXmM1ωu
(4)
跨导公式[3 ]
gm1
=
2 Idd V GS - V T
=
2 Idd V dsat
(5)
及单极点线性阶跃响应公式 [ 3 ]
t
Vo = V ∞ 1 - eτ
(6)
联立 , 得建立误差为 1/ 2 N 时的建立时间为
t settle
=
2 ωu
Vi V dsat
INL ( LSB )
ห้องสมุดไป่ตู้
<
2N f
1 α( Vomax)
-
1 α(0)
(3)
J une 2007
Semiconductor Technology Vol132 No16 5 33
© 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.
-
1 2 f FB
-
f FB1ωuln
ξ Vi
V dsat
(7)
等号右侧的第一项为摆率建立时间 ; 第二项为线性
建立时间 。式中 : IXM为输入级对补偿电容的最大 充电电流 ; ωu 为开环响应的单位增益带宽 ; gm1为
输入级跨导 ; V GS , V T , Idd为输入管在静态时的栅 源电压 、阈值电压和漏极电流 ; f FB 为闭环反馈因 子 ; τ为时间常数 , 其值为 1/ ( f FBωu) ; Vdsat为饱 和压降 , 一般被设在 100 mV ; ξ为建立精度 , 其值
图 1 两级运算放大器[4]
212 共模反馈电路 在全差分的跨导运算放大器中 , 输出共模电平
对器件的特性和失配相当敏感 , 而且它不能通过差 动反馈来达到稳定 , 为了稳定直流共模输出电压 ,
保证输出级工作于线性区 , 必须通过增加共模反馈 网络来检测两个输出端的共模电平 , 通过检测结果 有根据地调节放大器的某个偏置电流 , 从而使运放 正常工作 。该运放采用开关电容共模反馈网络 , 其 设计的低功耗开关电容共模反馈电路如图 2 。共模 反馈电容 C1 和 C2 对运算放大器输出电压 Vom和 Vop交流平均 , 通过 K1 和 K2 两相非重叠时钟不断 刷新开关电容 C1 和 C2 上的电压 。使 Vcmfb的均值 等于 VCM REF , 保证输出电压 Vom和 Vop 的平均值等 于期望的输出共模电压 Vo cm 。OTA 的输出电压范 围不受共模检测电路的限制 , 因为它仅仅由无源元 件 (电容) 和开关组成 。设计时 , 为了保证共模反 馈环 路 的 稳 定 性 , 共 模 反 馈 环 路 要 有 充 裕 的 相 位[4 - 5] 。
摘要 : 分析了跨导运算放大器的电路结构 , 采用两级放大电路 , 考虑到全差分结构中要使用 共模反馈 , 用共源共基和共源共栅电路来实现电路的设计 。同时对部分性能指标进行了优化 , 其 中包括增益非线性引入的误差和不完全建立误差 。设计了一种宽带高增益跨导放大器 , 利用 0135μm Bi CMOS 工艺条件下 , Spectre 仿真得到运算放大器的开环增益大于 60 dB , 单位增益带宽 可达 211 GHz , 输出摆幅能达到 115 V 。
共模电路为第一级放大提供工作电压和共基极 三极管基极电压 。设计这个电路的目的是提高整个 跨导运算放大器的电源抑制比 。值得考虑的是 , 共 模电路的驱动管用增强型 PMOS 来实现的 , 该电路
图 2 跨导运算放大器的外围共模反馈电路
3 指标分析及优化
311 增益非线性引入的误差 在实际的跨导运算放大器中 , 开环大信号直流
增益是关于输出电压 Vo 的单调递减函数 α ( Vo) 。 故在采样电路中 , 当 α ( Vo) ·f ≥1 时 , 其闭环增
益 A[3]为
A
=
1
1
+
α(
1 Vo)
5 32 半导体技术第 32 卷第 6 期
而会导致多个极点 ; 而高增益带宽电路又要求短沟 道 、高偏置电流 、单极点电路来实现 。速度优化是 合理地设计晶体管的宽长比 , 以及在功耗允许的情 况下提供足够的电流 , 使运放的转换速率和单位增 益带宽达到最大值 。转换速率是电流的线性函数 , 而单位增益带宽是由负载电容 、偏置电流 、输入晶 体管的宽长比和电路寄生电容等参数有关 。
Abstract : the circuit architecture of the tran conductance amplifier was analyzed1Two cascaded amplifier circuits , which were a common source base circuit and a cascode circuit , were used in this design taking into account the common module feedback in the full2difference architecture1The results of the stimulation , based on the Spectre software with 0135μm Bi CMOS technology module , showed that the amplifier had a open loop plus of more than 60 dB , a unit plus bandwidth of more than 211 GHz and an output amplitude of 115 V1
Design and Development of IC
一种用于采保电路的宽带高增益放大器的设计
庞世甫1 , 王继安2 , 张冰1 , 李汇1 , 李崴3 , 龚敏1
(11 四川大学 物理科学与技术学院 微电子技术四川省重点实验室 , 成都 610064 ; 21 电子科技大学 微电子与固体电子学院 , 成都 610054 ; 31 成都华微电子系统有限公司 , 成都 610041)
跨导运算放大器通常采用两级放大 、折叠2套 筒和折叠2共源共栅等结构形式[2] 。两级放大电路 中 , 次极点频率由负载电容决定的 。综合考虑各种 结构的优缺点 , 设计了跨导运算放大器 , 是由共源 共基结构和共源共栅结构组成的 。 211 共源共基2共源共栅型运算放大器
第一级放大采样共源共基结构 , 输入对管是增 强型 NMOS 管 , 它们的漏极各串联一个共基极三极 管 , 其目的是减少从漏极看到的电阻 , 从而减小米 勒效应 , 改善频率响应 , 上面的两个负载电阻根据 需要 , 可以对其修调 。第一级放大还有一个用三极 管实现的跟随器 , 起到提高驱动和转移电位的作 用 。第二级放大的输入对管是三极管 , 采用三极管 而不用 NMOS , 是因为有两个考虑 , 其一是提高速 度 , 其二增大输出阻抗 。在这两方面 , 三极管远比 NMOS 管优越 。第二级放大的负载采用共源共栅结 构 , 提高输出阻抗 , 同时能抑制电源电压的影响 。 用共源共栅结构提高增益 , 如将共源共栅作为输入 运算放大器 , 其缺点是输入共模范围的减小 , 这是 由于共源共栅管所要求的额外电压降引起的 , 共源 共栅差分输入级不适合低电压的情况 , 补偿会比单 级复杂 。如图 1 所示 , 为了克服这个缺点 , 去除电 平位移电路 , 共源共栅技术可以移到两级放大器的 第二级[3 ] 。
Key words : computational amplifier ; common source and base ; cascode ; common module feedback
1 引言
跟踪保持 ( T/ H) 电路是模拟电路和混合信号 集成电路中的关键单元电路之一 , 运算放大器是跟 踪保持电路的核心 , 故对它的优化设计显得十分重 要 。设计一个运算放大器首先要根据其用途选择一 种合适的电路结构 。设计一个用于高速 、高精度模 数转换器的运算放大器 , 希望其在低的电源电压下 有尽可能高的动态范围 , 同时还要考虑诸如建立时 间 、输入共模范围 、输出摆幅 、共模抑制比 、电源 抑制比 、功耗等方面性能的限制 。速度和精度是 ADC 的重要指标 , 由运放的各种性能决定[1] 。长 沟道 、低偏置电流 、多级运放可以实现高增益 , 然
关键词 : 运算放大器 ; 共源共基 ; 共源共栅 ; 共模反馈 中图分类号 : TN722 文献标识码 : A 文章编号 : 10032353X (2007) 062532203
Design of a Wide Bandwidth and High Plus Amplifier
Used in High Speed T/ H Circuit
集成电路设计与开发
Design and Development of IC
式中 : N 是模数转换器的分辨率 。因此 , 提高跨 导运算放大器线性动态范围是解决这一问题的关 键。 312 不完全建立误差
在保持期间 , T/ H 电路相当于阶跃信号响应的 闭环放大器 。它的输出要求在有限的时间 (小于采 样周期的一半) 内建立到被给定的精度[6] , 其精度 是由流水线结构转换器的位数决定 , 如果位数为 N , 则不完全建立误差 ξ< 1/ 2 N , 即建立精度 > (1～1/ 2 N) %。在单极点近似 , 并考虑摆率的情况 下 , 设当输入端的差分信号大于饱和压降 Vdsat时为 摆率建立时间 , < Vdsat时为线性建立时间 , 通过对 摆率公式[3 ]
是 011 % ; Vi 为输入端的最大差分信号摆幅 。
根据式 (7) , OTA 的单位增益带宽 ( GBW) 由
负载电容决定 , 其单位增益带宽为 211 GHz 。
4 电路实现及其仿真结果
跨导运算放大器是由共模电路 、偏置电路 、第 一级放大和第二级放大四部分组成 , 具体电路的实 现如图 3 所示 。
© 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.
集成电路设计与开发
Design and Development of IC
2 电路结构及设计考虑
SR =
IXM Cc
=
IgXmM1ωu
(4)
跨导公式[3 ]
gm1
=
2 Idd V GS - V T
=
2 Idd V dsat
(5)
及单极点线性阶跃响应公式 [ 3 ]
t
Vo = V ∞ 1 - eτ
(6)
联立 , 得建立误差为 1/ 2 N 时的建立时间为
t settle
=
2 ωu
Vi V dsat
INL ( LSB )
ห้องสมุดไป่ตู้
<
2N f
1 α( Vomax)
-
1 α(0)
(3)
J une 2007
Semiconductor Technology Vol132 No16 5 33
© 1994-2007 China Academic Journal Electronic Publishing House. All rights reserved.
-
1 2 f FB
-
f FB1ωuln
ξ Vi
V dsat
(7)
等号右侧的第一项为摆率建立时间 ; 第二项为线性
建立时间 。式中 : IXM为输入级对补偿电容的最大 充电电流 ; ωu 为开环响应的单位增益带宽 ; gm1为
输入级跨导 ; V GS , V T , Idd为输入管在静态时的栅 源电压 、阈值电压和漏极电流 ; f FB 为闭环反馈因 子 ; τ为时间常数 , 其值为 1/ ( f FBωu) ; Vdsat为饱 和压降 , 一般被设在 100 mV ; ξ为建立精度 , 其值
图 1 两级运算放大器[4]
212 共模反馈电路 在全差分的跨导运算放大器中 , 输出共模电平
对器件的特性和失配相当敏感 , 而且它不能通过差 动反馈来达到稳定 , 为了稳定直流共模输出电压 ,
保证输出级工作于线性区 , 必须通过增加共模反馈 网络来检测两个输出端的共模电平 , 通过检测结果 有根据地调节放大器的某个偏置电流 , 从而使运放 正常工作 。该运放采用开关电容共模反馈网络 , 其 设计的低功耗开关电容共模反馈电路如图 2 。共模 反馈电容 C1 和 C2 对运算放大器输出电压 Vom和 Vop交流平均 , 通过 K1 和 K2 两相非重叠时钟不断 刷新开关电容 C1 和 C2 上的电压 。使 Vcmfb的均值 等于 VCM REF , 保证输出电压 Vom和 Vop 的平均值等 于期望的输出共模电压 Vo cm 。OTA 的输出电压范 围不受共模检测电路的限制 , 因为它仅仅由无源元 件 (电容) 和开关组成 。设计时 , 为了保证共模反 馈环 路 的 稳 定 性 , 共 模 反 馈 环 路 要 有 充 裕 的 相 位[4 - 5] 。
摘要 : 分析了跨导运算放大器的电路结构 , 采用两级放大电路 , 考虑到全差分结构中要使用 共模反馈 , 用共源共基和共源共栅电路来实现电路的设计 。同时对部分性能指标进行了优化 , 其 中包括增益非线性引入的误差和不完全建立误差 。设计了一种宽带高增益跨导放大器 , 利用 0135μm Bi CMOS 工艺条件下 , Spectre 仿真得到运算放大器的开环增益大于 60 dB , 单位增益带宽 可达 211 GHz , 输出摆幅能达到 115 V 。
共模电路为第一级放大提供工作电压和共基极 三极管基极电压 。设计这个电路的目的是提高整个 跨导运算放大器的电源抑制比 。值得考虑的是 , 共 模电路的驱动管用增强型 PMOS 来实现的 , 该电路
图 2 跨导运算放大器的外围共模反馈电路
3 指标分析及优化
311 增益非线性引入的误差 在实际的跨导运算放大器中 , 开环大信号直流
增益是关于输出电压 Vo 的单调递减函数 α ( Vo) 。 故在采样电路中 , 当 α ( Vo) ·f ≥1 时 , 其闭环增
益 A[3]为
A
=
1
1
+
α(
1 Vo)
5 32 半导体技术第 32 卷第 6 期
而会导致多个极点 ; 而高增益带宽电路又要求短沟 道 、高偏置电流 、单极点电路来实现 。速度优化是 合理地设计晶体管的宽长比 , 以及在功耗允许的情 况下提供足够的电流 , 使运放的转换速率和单位增 益带宽达到最大值 。转换速率是电流的线性函数 , 而单位增益带宽是由负载电容 、偏置电流 、输入晶 体管的宽长比和电路寄生电容等参数有关 。
Abstract : the circuit architecture of the tran conductance amplifier was analyzed1Two cascaded amplifier circuits , which were a common source base circuit and a cascode circuit , were used in this design taking into account the common module feedback in the full2difference architecture1The results of the stimulation , based on the Spectre software with 0135μm Bi CMOS technology module , showed that the amplifier had a open loop plus of more than 60 dB , a unit plus bandwidth of more than 211 GHz and an output amplitude of 115 V1
![一种提高增益的放大器及其设计方法[发明专利]](https://imgs-1438308264.cos.ap-hongkong.myqcloud.com/e7e1def66c175f0e7dd13756.webp)
