当前位置：文档之家 › IO端口地址译码

IO端口地址译码

  • 格式：ppt
  • 大小：262.50 KB
  • 文档页数：13

下载文档原格式

  / 13

合集下载

第2章 I0端口地址译码技术

第2章 I0端口地址译码技术
申明保留的地址，不要使用 用户可使用300H--31FH地址
2.3 I/O端口地址的译码
将来自地址总线上的地址代码翻译成为所需要 访问的端口。
I/O端口地址译码电路结构：
译码电路的输入信号
地址信号：由地址范围决定 控制信号：数据流向（读/写）、数据宽度（8位/16位）、
是否采用奇/偶地址和DMA传送方式
74LS20 &
≥1 ≥1
74LS32
≥ 1 R77AH
读/写操作77AH端口地址的译码电路
A 10
74LS04
AAAAAAA1843965
A 15
A 14
A 13 A 12
A 11
A7
A2 A0
AEN
IOR
IOW
74LS30 &
≥1
&
≥1 74LS20 &
74LS 32
≥1
≥1
R 77AH
≥1
W 77AH
据 要 锁
（ 没 存
锁存器 有再次 器外的部输输
出1端3 14
变1。7
就
一D 4直
D5 D6
保
持Q Q Q
4原
5
6
来12
15 16
锁
存
的
信出息设不备
18
D7
Q 7 19
IOW
译码片选
74LS32
11 1
+5V
CLK CL R
I/O地址译码方法
地址译码的方法灵活多样 高位地址线与CPU的控制信号进行组合，
A3
74LS32
A1
74LS30
A2 74LSO4
A1

第3章 端口地址译码技术

第3章 端口地址译码技术

的接口卡发生冲突，最好采用DIP开关进行地址设置。
可通过“附件”→“系统信息”→“硬件资源”→“I/O” 选项来查看 I/O 端口的地址分配状况
12
2.3 I/O端口地址译码
(1) 基本概念与原理
基本概念
▲当执行I/O指令时，CPU首先在总线上发出要访问的端口地
址和必要的控制信号，然后通过一个译码电路将这些信号 转换为相应的I/O端口选通信号。
23
A2 A3 A4
A B C
Y0 Y1 Y2 Y3 2F0H~2F3H 8255A
A8
G2B G2A G1
Y4 Y5 Y6 Y7 74LS138 A0 A1 CS
M/IO# AEN
A5 A6 A7 A9
A0 A1
地址 2F0H 2F3H
A9 1 1 G
A8 0 0 G2B
A7 1 1
A6 1 1 G
能弱，程序设计灵活性差。增加了控制逻辑的复杂性。
6
(3) 独立编址下的I/O指令
指令类型
▲IN：从I/O端口读入数据到微处理器的累加器中。
▲OUT：将微处理器累加器中的数据写入到I/O端口。
注意：数据只在累加器（AX或AL）和端口间进行传递。
原则：传输字节数据时使用AL；传输字数据时使用AX。
基本内容
▲I/O端口与内存单元统一进行地址分配，使用统一的指令访问
I/O端口或者内存单元。又称存储器映射编址方式。
▲Motorola公司的68系列、Apple系列微机即是统一编址。
地址空间 0
内存地址 ( 共960K)
EFFFFH F0000 H I/O 地址 ( 共64K) FFFFFH
3
优点

I-O端口地址译码技术

I-O端口地址译码技术

I/O端口地址译码技术
统一编址的主要优点：一是对任何存储器操作指令都可用 于操作I/O接口，而不必使用专用的I/O指令，系统中存储器操 作指令是丰富多彩的，可以大大增强系统的I/O功能，使访问外 设端口的操作方便、灵活、不仅可对端口进行数据传送，还可 对端口内容进行移位和算术逻辑运算等；二是可以使外设数目 或I/O寄存器数目只受总存储容量的限制，从而大大增加系统的 吞吐率，这在某些大型控制或数据通信系统等特殊场合是很有 用的；三是使微机系统的读/
主要缺点：一是端口地址占用了存储器地址，使可用的内 存空间相对减少；二是由于地址位数长，访问内存的指令一般 较长，执行速度较慢；三是为了识别一个I/O端口，必须对全部 地址线译码，这样不仅增加了地址译码电路的复杂性，而且使
统一编址方式在单片机中得到广泛应用，而在通用型的计 算机系统中已经不再使用。
I/O端口地址译码技术
I/O端口地址译码技术
同时，由于使用专门的I/O指令访问端口，并且I/O端口地 址和存储器地址是分开的，故I/O端口地址和存储器地址可以 重叠，而不会相互混淆。并且由于存储器与I/O端口的控制结
这种方式的缺点是专用I/O指令类型少，远不如存储器访 问指令丰富，使程序设计的灵活性较差；且使用I/O指令一般 只能在累加器和I/O端口间交换信息，处理能力不如存储器映 像方式强；尤其是要求处理器能提供存储器读/写及I/O端口读/ 写两组控制信号，这不仅增加了控制逻辑的复杂性，而且对于 引脚线本来就紧张的CPU芯片来说不能不说是一个负担。
OUT PORT，AL
其中，PORT是一个8位的字节地址。
I/O端口地址译码技术
例如:
IN AL，60H；60H为系统板8255A的PA
OUT 61H，AL；61H为系统板8255A的PB

第三章 端口地址译码技术

第三章 端口地址译码技术

A１ A０ 0 0 8
•

22

逻辑表达式： Y= A9A8A7A6A5A4A3A2 A1A0 AEN IOR 摩根定律：或非=非与，非或=与非 Y=A9A8A7A6A5A4A3A2 + A1A0 AEN IOR


结论：输出Y低电平有效。即当端口地址 为2F8H，AEN=0，IOR=0低电平时，输出Y 有效。
第三章
3.1 3.3
I/O端口地址译码技术
I/O端口及其编址方式 I/O端口地址译码
返回目录
1
3.1
3.1.1
3.1.2 3.1.3
I/O端口及其编址方式
I/O端口和I/O操作
I/O端口地址编址方式 独立编址方式的端口访问
返回第三章
2
3.1.1
1.I/O端口
I/O端口和I/O操作
定义：端口（port）是接口电路中能被CPU直 接访问的寄存器（的地址）。 CPU 与外设之间交换信息具体是通过I/O 端口来进行的。
10
I/O端口访问

所谓对端口的访问就是CPU对端口的读/写。 指I/O端口与CPU的累加器之间的数据传送， 并未涉及数据是否传送到存储器的问题。
输入： 端口数据 输出： 内存中的数据

CPU中的累加器 CPU中的累加器
内存 I/O端口
11
3.1.3、独立编址方式的端口访问
1．I/O指令中端口地址的宽度
26

逻辑表达式：

Y1 =A9A8A7A6A5A4A3A2 + A1A0 AEN + IOR

Y1 = A9A8A7A6A5A4A3A2 · 1A0 AEN ·IOR A

第二章 端口地址译码技术

第二章 端口地址译码技术
缺点：存储器空间I/O 部分
I/O端口要占去部分存储器地址 空间 程序不易阅读（不易分清访存 和访问外设）
00000
表2-1 系统板上接口芯片的端口地址
表2-2 扩展槽上接口控制卡的端口地址
例1
例2
例2（续）
例3
本章到此结束，
谢谢您的光临！
结 束放映
第二章
I/O端口地址译码技术
2.1 I/O端口及其编址方式
一、I/O端口和I/O操作 二、端口地址编址方式 三、独立编址方式的端口访问
第二章
I/O端口地址译码技术
2.2 I/O端口地址分配
一、 I/O接口硬件分类 二、 I/O端口地址分配 三、 I/O端口地址选用原则
2.3 I/O端口地址译码 一、I/O地址译码电路工作原理及作用 二、 I/O地址译码方法 三、 I/O端口地址译码电路设计 1. 固定式端口地址译码 2. 可选式端口地址译码
I/O端口的独立编址
优点：
I/O端口地址不占用存储器空间 I/O指令短，执行速度快 专门的I/O指令使程序清晰易读
FFFFF
FFFF
内存 空间
I/O 空间
缺点：
I/O指令没有存储器指令丰富
0
I/O端口与存储器统一编址
优点：
不需要专门的I/O指令 I/O数据存取与存储器数据存取 一样灵活
FFFFF 内存 部分
PC机上的总线
USB总线
PCI总线
ISA总线
端口地址编址方式
接口电路占用的I/O端口有两类编排形式 I/O端口独立编址
I/O地址空间独立于存储地址空间
I/O端口与存储器统一编址
它们共享一个地址空间
8088/8086的输入输出指令 输入指令（IN：将外设数据传送给CPU内的AL/AX） IN AL , i8 ;字节输入 IN AL , DX ;字节输入 IN AX , i8 ;字输入 IN AX , DX ;字输入 输出指令（OUT：将CPU内的AL/AX数据传送给外设） OUT i8 , AL ;字节输出 OUT DX , AL ;字节输出 OUT i8 , AX ;字输出 OUT DX , AX ;字输出

03第03章 IO端口地址译码技术

03第03章 IO端口地址译码技术

Value=inportb(port) Value=inportw(port)
端口输入: //从port端口输入字节型数据, 并存储在 value变量中; //从port端口输入字型数据, 并存储在value变量中;
12
3.3 I/O端口地址分配
一、I/O接口硬件分类
I/O接口的硬件分成两类： 1.系统板上的I/O芯片 如：定时/计数器、中断控制器、DMA 控制 器、并行接口等。 2.I/O扩展槽上的接口控制卡 如：软驱卡、硬驱卡、图形卡、声卡、打 印卡、串行通信卡等。

4
一、I/O端口和I/O操作

I/O操作是指对I/O端口的操作，而不是对 I/O设备的操作，即CPU访问的是与I/O设 备相关的端口，而不是I/O设备本身。
5
举例:
30h
发送 传送
命令寄存器
31h
CPU
数据寄存器
32h 读取
状态寄存器
CPU与I/O端口
6
二、端口地址编址方式
1.统一编址 端口地址和存储器地址统一编址，即存储器 映射方式。 优点：指令类型多、功能齐全； 端口有较大的编址空间。 缺点：端口占用地址空间，使存储器容量减少； 指令长度及执行时间较长。
表2.3 译码电路输入地址线的值
地址线 0 二进制 0 十六进制 0 A9 A8 0 1 0 2 A7 A6 A5 A4 1 1 1 1 F A3 A2 A1 A0 1 0 0 0 8
20
固定式端口地址译码电路：
A9 A8 A7 A6 A5 A4 A3 A2 74LSO4 A1 A0 AEN IOR
16
2.
3.
三、I/O端口地址选用的原则

接口多媒体第二章IO端口译码

Байду номын сангаас
2.3 I/O用端口地址译码
如何把来自地址总线的地址代码翻译成 所要访问的端口（寄存器）？ CPU为了对I/O端口进行读写操作，就需 确定与自己交换信息的端口（寄存器）， 那么，是通过I/O地址译码电路把来自地 址总线上的地址代码翻译成为所需要访 问的端口（寄存器）。
I/O地址译码电路工作原理及作用
例如：输入时 MOV DX ，300Ｈ ；I/O端口 IN AL，DX ；从端口读数据到AL MOV (DI)，AL ；将数据从AL→存储器 输出时 MOV DX ， 301H ； I/O 端 口 MOV AL ， [SI] ； 从 内 存 取 数 到 AL OUT DX，AL ；数据从AL→端口
若用双字节地址作为端口地址，则最多 可访问64K个端口。（间接寻址方式） MOV DX，300H ；300H为扩展板 8255A的 PA端口 IN AL，DX MOV DX，301H；301Ｈ为扩展板 8255Ａ的PB端 OUT DX , AL
[2]I/O端口访问 所谓对端口的访问就是CPU对端口的读/写。而 通常所说的微处理器CPU从端口读数据或向端 口写数据，仅仅是指I/O端口与CPU的累加器之 间的数据传送，并未涉及数据是否传送到存储 器（RAM）的问题。若要求输入时，将端口的 数据传送到存储器，则除了把数据读入CPU的 累加器之外，还要将累加器中的数据再传送到 内存。或者相反，输出时，数据从存储器先送 到CPU的累加器，再从累加器传送到I/O端口。
缺点是： （1）专用I/O指令增加指令系统复杂性且 I/O指令类型少 （2）程序设计灵活性较差 （3）要求处理器提供MEMR/MEMW和 IOR/IOW两组控制信号增加了控制逻辑 的复杂性。
PC系列I/O端口访问

4.3 IO端口地址译码-微型计算机汇编语言与接口技术-刘均-清华大学出版社

I/O端口地址译码技术主要研究片选译码电路的设计。按译码电 路的形式来看，又可分为固定式译码和可选式译码。
业精于勤而荒于嬉
教材第页 8
4.3.2 I/O端口地址的固定式译码
固定式译码是指译码电路设计好后，接口芯片中的端口地址就 固定了，不能更改。为该接口编写驱动程序时，一定要按固定 的端口地址编写。大部分接口卡中都采用固定式译码。固定式 译码可用门电路和译码器进行设计。
业精于勤而荒于嬉
教材第页 10
4.3.2 I/O端口地址的固定式译码
图4.6中接口芯片内部只有一个端口，要访问该端口，只要接口 芯片的片选 CS有效即可。要使CS 有效，则或门两个输入端必 须为0。这样，两个与非门的输出必须为0。则与非门输入端， 直接接与非门的地址线必须为1，经过非门接到与非门的地址 线必须为0。 AEN控制信号必须为0。这样A9 A8 A7 A6 A5 A4 A3 A2 A1 A0地址线上的信号组合必须为1011111000B时才能让CS 有效， 即端口的地址为1011111000B=2F8H。
业精于勤而荒于嬉
4.3.1 I/O端口地址译码的基本原则
ቤተ መጻሕፍቲ ባይዱ
业精于勤而荒于嬉
教材第页 7
4.3.1 I/O端口地址译码的基本原则
在某些系统中，端口地址采用偶地址连接方式。在这种连接方 式下，CPU地址线的A0信号线为0，不接到接口芯片上，而是从 A1开始分配低位地址线作为端口选择。这样，接口芯片内部的 每个端口地址都是偶数。
1. 采用门电路进行地址译码 采用门电路设计地址译码电路，是指采用与门、与非门、反相
器、或门等基本门电路构成地址译码电路。CPU高位地址线和 控制信号，经过门电路逻辑，产生接口芯片的片选信号CS。

微机接口技术-第3章IO端口地址译码技术


内存 内存接口
系统总线：地址总线XA19-0，数据总线XD7-0，控制总线/XIOR ……
智能仪器接口 通信接口 过程控制接口 输入接口
输出接口
外存接口
数字化存储示 波器，数字化
万用表
终端 调制解调器 TTY 电传机
A/D转换器 开关量输入 D/A转换器 开关量输出
键盘 数字化仪 点阵打印 CRT 显示
么？
思考：在PC机上设计接口，你设计的接口IO地址必须不能与其他设备 接口IO地址冲突，你能想到用什么办法解决这个问题？
方案一：先查PC机硬件说明书，看那些IO 地址已经被占用。
缺点是麻烦，且非PC机器厂家生产的设备 （如扩展接口卡）地址，必须通过查该卡
说明书才能了解它占用的IO地址。
不可能！！你怎么知道你的卡被客户装在 哪台机器上？客户计算机上装了哪些其它 厂家的卡，你怎么能预先知道呢？客户买
Y X 9X A 8 X A 7 X A 6 X A 5 X A 4 X A 3X A 2 A X 1 X A 0 X AX I O A XA9 XA8 XA7 XA6 XA5 XA4 XA3 XA2
/+Y
例2。 使用74LS138设计一个系统板上IO端口地址译码电路，并且让每个接口芯片内部 可以有32个端口，非DMA期间可以访问接口芯片。
分析：输入 XA9-5，XAEN。因为低5位地址用来选中芯片内部端口，不作为外部译码器 的输入。一片138只能译码3位地址，这里用138对XA7－XA5译码。
输出 8个芯片选中信号/Y0-/Y7。 逻辑关系：XAEN＝0，XA9XA8＝00时，使译码器工作。 XA7-XA5＝000时，输出/Y0=0, 其余全无效为1。 XA7-XA5＝001时，输出/Y1=0, 其余全无效为1 XA7-XA5＝010时，输出/Y2=0, 其余全无效为1 ……

第02章IO端口地址译码技术

4
第2章 I/O端口地址译码技术
② 优点：是CPU访问外设的操作比较灵活、方便，有利于提高端口 数据处理速度。
③ 缺点：是外设端口占用了有效的存储器空间， 造成存储器有效 容量减小。另外，访内存指令一般都比专门I/O指令需要 更多的字节，因而执行时间较长。
（2）外设端口单独编址 ① 在这种编址方式下，外设的地址不占用存储器空间， 所有的外 设端口地址单独构成一个输入/输出空间，例如与存储器交换数 据用MOV传递指令，而与外设交换数据则用专用的输入指令IN和 输出指令OUT。这种单独编址会使得外设端口的地址与存储器单 元的地址有可能重叠，是访问存储器还是访问外设， 用不同的 指令加以区别。因此这种编址方式又称为覆盖编址方式。
4、输入/输出指令（IN/OUT）与读/写控制信号（IOR/IOW）的关系 它们是为完成 I/O操作这一共同任务的软件和硬件相互依
存，缺一不可的两个方面。 IOR和IOW是CPU对外设进行读/ 写的硬件上的控制信号， 低电平有效。 但是， 这两个控制信 号本身不能激活自己，使之变为有效， 去控制读/写操作。 而 必须由软件编程，在程序中执行IN/OUT指令，才能激活IOR/ IOW，使之变为有效，实施对外设的读/写操作。
同步通信卡1 同步通信卡2
单显MDA 彩显CGA 彩显EGA/VGA
3A0H～3AFH 380H～38FH
3B0H～3BFH 3D0H～3DFH 3C0H～3CFH
硬驱控制卡 1F0H～1FFH 软驱控制卡 3F0H～3FFH
PC网卡
360H～36FH
8
第2章 I/O端口地址译码技术
3、I/O端口地址选用原则 （1）系统占用的不能使用。 （2）厂商保留的不能使用。 （3）用户只用使用300H～31FH一段区间，为了避免与其他用户 开发的插板发生地址冲突，最好使用地址开关。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.
I/O地址译码方法
片间选择：高位地址＋控制信号 片选信号 片内端口选择：低位地址直接与接口芯片地址线相连
译码电路
高位地址、 低位地址的划分
本章首页
5.2.3 I/O端口地址译码（续）
3.
I/O端口地址译码电路设计
n
地址范围：n根地址线未参与译码，译出地址含2 个
1）固定式端口地址译码 门电路译码法——单个地址或地址范围 例：图中译码输出地址2FH（只读、AEN＝0） ? 试分析将图中的A1、A2去掉后，译码输出的地址 译码器（以74LS138为例）译码法——多个地址 或地址范围 三——八译码器74LS138的逻辑功能： 当其3个译码控制端都为有效，即：G1＝1，G2A＝ G2B＝0时，它的8个译码输出端（Y0～Y7）有且只有一 个为有效（低电平），有效引脚的编码由输入选择信 号C、B、A决定；即：CBA＝i，则Yi＝0（i＝0～7）
端口的种类：数据口、状态口、命令口
1）I/O端口
2）I/O操作 本质：I/O端口的操作
2.
端口地址编址方式
1）统一编址（存储器映象方式）
Motorola系列、 Apple系列、 部分小型机
地址 0000H ...
整 原则： M与I/O共用整个地址空间；I/O端口与存储单 00FFH 个 0100H 地 元等同——M与I/O地址不重叠 址 空 优点： I/O 可有较大编址空间，易扩展； M空间 间 （65280个） （64KB） I/O操作指令类型多、功能齐全； ... 缺点： M的地址空间受限； FFFFH 本章首页
各芯片的地址：
DMACS (8237) INTRCS (8259) T/C CS (8253) PPICS (8255) WRTDMAPG (写DMA页面寄存器) WRTNMIREG (写NMI屏蔽寄存器) A9 A8 A7 DIP A6
8237：00H～1FH 8259：20H～3FH
8253：40H～5FH 8255：60H～7FH
170H～177H
… Y Y0 74LS138 7 G2A G2B C B A G1 A2 A1 A0 74LS136
12 9 5 2 3 6 8 11 13 10 4 1 12 9 5 2 3 6 8 1113 10 4 1 5 3 6 8 10 4 2 1 9
Байду номын сангаас
A3 … A6
A7 … A10
AEN IOR A11 IOW
? 要求Y0～Y7的地址为328H～32FH，如何设置开关
S0、S2、S5、S6闭合
? 若利用异或门输出控制138的G2A，电路怎样改动？ S9常闭；IOR、IOW 任一个接非门
本章首页


本章要点
端口的概念 端口的地址编址方式及其特点 I/O端口地址选用的原则 掌握I/O端口地址译码电路的工作原理 I/O端口地址译码电路的设计与分析
微机原理与接口
(第5章）
信息工程学院 电子信息工程教研室
5.2 I/O端口地址译码技术
主要内容 5.2.1 I/O端口及其编址方式 5.2.2 I/O端口地址分配 5.2.3 I/O端口地址译码
5.2.1 I/O端口及其编址方式
1.
I/O端口和I/O操作
端口（port）：是接口电路中能被CPU直接访问的寄存器。
I/O空间 （256个）
I/O指令较长，执行速度较慢
5.2.1 I/O端口及其编址方式（续）
2）独立编址（I/O映象方式、专用I/O指令方式） 原则： M与I/O分开编址、互不干扰——M与I/O 地址不重叠 优点： M空间不受I/O空间影响；有专用I/O指令 （程序清晰）；I/O指令短，执行速度快 缺点： I/O指令种类有限， I/O空间不易扩展
S2 Y0：140H～143H Y1：144H～147H S3
A4 A3 A2 A5 AEN
(74LS138) Y0 C Y1 B A G2A …
G2B G1 Y6 Y7
…… Y6：158H～15BH Y7：15CH～15FH
Vcc 本章首页
? 若要求Y3的地址为24CH～24FH，如何设置开关；若要求为32CH～32FH呢？ 24CH～24FH：S0、S3断开；S1、S2闭合 NOTE：由开关控 制的地址才能改 32CH～32FH：该电路无法实现 使用跳接开关
FFFFH
输出 OUT PORT ,AL OUT DX ,AL OUT PORT ,AX OUT DX ,AX
本章首页
5.2.1 I/O端口及其编址方式（续）
2）I/O端口访问 设某输出设备的状态READY（高有效）可由端口PORTS中读出（D7位），数据端口 地址为PORTD，编写程序段，将内存中BUF单元的内容输出给该设备。 WAIT： MOV IN AND DX ,PORTS AL ,DX AL ,80H ;读取状态字，判断READY＝1？
AEN 变 1 1 & 74LS30
5.2.3 I/O端口地址译码（续）
异或门＋地址开关 原理：Ai =1 C 若要求异或门的输出C＝1， S 则两个输入端逻辑电平反， Vcc 即：若开关S闭合，则Ai＝1； 否则，Ai ＝0 若要求异或门的输出C＝0， 则两个输入端逻辑电平相同， 即：若开关S闭合，则Ai＝0；否则，Ai ＝1
写DMA页面寄存器：80H～9FH 写NMI屏蔽寄存器：A0H～BFH
74LS85 A3 A2 A1 A0 B3 B2 B1 A=B B0 A<B A>B A=B
G2A
G2B G1
Y3
Y4 Y5
1
1
2）可选式端口地址译码 比较器＋地址开关 原理：当比较器输出有效（相等） 时，译码输出有效 S0 分析S0、S2闭合时译码输出地址 S1
2.
I/O端口地址分配
PC微机I/O地址：A0～A15，非完全译码，地址空间（1KB）：000～3FFH PC机：前512个（A9＝0）分配给系统板；后512个（ A9＝1）分配给扩展槽 AT机：前256个（00H～FFH）分配给系统板；后768个分配给扩展槽 具体分配如表所示
3.
I/O端口地址选用原则
I/O接口名称
游戏控制卡 并行口控制卡1 并行口控制卡2 串行口控制卡1 串行口控制卡2 同步通信卡1 同步通信卡2 单显MDA 彩显CGA 彩显EGA/VGA 硬驱控制卡 软驱控制卡 PC网卡
端口地址
200H～20FH 370H～37FH 270H～27FH 3F8H～3FFH 2F8H～2FFH 3A0H～3AFH 380H～38FH 3B0H～3BFH 3D0H～3DFH 3C0H～3CFH 1F0H～1FFH 3F0H～3F7H 360H～36FH 本章首页
JZ
MOV MOV OUT
WAIT
DX ,PORTD AL ,BUF DX ,AL
;READY＝0，等待
;将数据输出到端口PORTD
本章首页
5.2.2 I/O端口地址分配
1.
I/O接口硬件分类
1）系统板上的I/O芯片 定时/计数器、中断控制器、DMA控制器、并行接口等 2）I/O扩展槽上的接口控制卡 软驱卡、硬驱卡、声卡、视卡等
3.
地址 地址 00H I/O空间 0000H （256个） FFH ...
M空间
... PC系列、 Z-80系列 （64KB）
独立编址方式的端口访问
1）I/O指令
输入 IN AL ,PORT IN AL ,DX IN AX ,PORT IN AX ,DX
注意事项 PORT范围（长格式）：00H～FFH 数据寄存器：AL/AX 端口间址寄存器（短格式）：DX
原型插件板（用户可用） 300H～31FH
5.2.3 I/O端口地址译码
1.
I/O地址译码电路工作原理及作用
1）地址译码电路的作用 逻辑组合 作用：地址＋控制信号 接口芯片的选择信号 常用控制信号：SHBE、 I/OCS16 、AEN、IOR 、 IOW AEN＝0：避免在DMA期间，由DMA控制器对这些以非DMA方式传送的端口执行 DMA操作 2）地址译码电路的输出信号 输出信号：低电平有效
1）凡是系统配置占用了的地址一律不能使用 2）计算机厂家申明保留的地址最好不要使用 3）可用留作实验卡的地址：300H～31FH；最好用地址开关
本章首页
I/O端口地址分配表
系统板上接口芯片的端口地址 I/O芯片名称 DMA控制器1 DMA控制器2 DMA页面寄存器 中断控制器1 中断控制器2 定时器 并行接口（键盘） RT/CMOS RAM 协处理器 端口地址 000H～00FH 0C0H～0DFH 080H～09FH 020H～03FH 0A0H～0BFH 040H～05FH 060H～06FH 070H～07FH 0F0H～0FFH 扩展槽上接口控制卡的端口地址
本章首页
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR
1
&
74LS30
1 1 1 1 1 &
74LS32 1 Y
74LS20
例：PC机系统板上的端口地址译码电路（为每个接口芯片分配一个含有32个地 址的地址范围）
本章首页
5.2.3 I/O端口地址译码（续）
A7 A6 A5 A9 A8 AEN IOW 1 (74LS138) Y0 C B A Y1 Y2
A9 A8 …
1
1 1 & 74LS20 74LS32 1 Y
A3
A2 … A0
1
本章首页
5.2.3 I/O端口地址译码（续）
芯片74LS136：内含4个异或门，各异或门与引脚的关系
1 2 =1 3 4 5 =1 6 S0 9 10 S1 S2 =1 8 S3 S4 12 13 S5 =1 11 S6 S7 S8 S9 +5V Y0～ Y7 地址