EFT防护措施

图 5 进行 4 级 EFT/B 抗扰度试验时微机保护装置内芯片电源电压波形
2、I/O 口
对 于 I/O 保 护 电 路 ， 现 在 工 业 上 使 用 最 多 的 是 工 作 在 Non-Snapback 区的二极管,它是最简单但却非常有效的一种保护器 件，使用二极管作为保护器件有一些明显的优势：二极管通常工作在 正偏区域，导通电阻很小，能够泄放较大的电流；在正常工作模式时 处于反向截止状态，不影响电路的正常工作；只有二极管的结电容， 响应速度是最快；可以通过串联的方式来改变触发电压；二极管的单 位面积放电能力比较强；任何工艺都支持，不需要额外的掩膜版。图 6 为典型的基于二极管的 I/O 保护电路。
图 1 典型 EFT/ESD 保护电路结构
触发电路 我们通常把 RC 频率辨别电路和反相器驱动电路一起称为触发 （Trigger） 电路。 Trigger 电路是该部分保护电路设计的核心， Trigger 电路应该在瞬态脉冲事件发生时导通 NMOS Clamp， 并持续到 EFT 事件完毕后才关断。NMOS Clamp 就是普通的 NMOS 器件，放
一、 触发电路的作用
片上 ESD/EFT 的保护本质上有两个方面要求： 用低阻抗的泄放 通道安全的泄放瞬态大电流以阻止体硅的热损坏和将巨大的脉冲电 压钳位在一个安全的范围内以避免内部工作电路由于电压过载而受 损。 ESD/EFT 防 护 电 路 设 计 目 的 就 是 要 避 免 工 作 电 路 成 为 ESD/EFT 的放电通路而损坏，确保有合适的低阻旁路将 ESD/EFT 电流引入电源线或地线。这个低阻旁路不但要能吸收 ESD/EFT 电 流，还要能钳位工作电路的电压，防止内部的工作电路由于电压过载 而受损。 一个理想的保护电路应该具有下列特征： 1、非常低的导通阻抗； 2、Trigger 电压应该大于最坏情况下的电源电压值（VDD+10%） 3 、Trigger 电路具有几乎瞬时的打开时间； 4、非常高的能量处理能力； 5 、保护电路只有在 EFT/ESD 事件发生时才打开，正常工作时不 工作； 6、寄生效应很小； 7 、在 I/O 单元中占的面积小； 8、在 EFT/ESD 事件中，能将 PAD 电压限定在被保护电路的安全 电压值内。 片上 ESD/EFT 保护网络主要包括 I/O 保护和电源保护两部分。
置在 VDD 总线和 VSS 总线之间，利用 MOS 器件在导通时的线 性低阻抗特性从而实现对电源电压的钳位。 RC 电路包括一个电容和一个电阻， 串接在 VDD 和 VSS 之间。
电阻可以是 NMOS 或 PMOS 晶体管。当 VDD 总线上出现脉冲干 扰，R1 ������1 频率辨别电路检测到符合 EFT 脉冲判定条件的信号时，将 会使第一个反相器的输入端拉低，经三级反相后使 NMOS Clamp 管的栅极电压拉高而导通， 在 VDD 总线和 VSS 总线之间提供一条 低阻抗通路， 达到对电源电压钳位的目的。 图 2 为 RC 触发 MOSFET 电源电路结构。
3、去耦电路
去耦能够防止干扰能量从一个电路传输到另一个电路中， 并且能 够改变噪声能量的传输路。 其工作原理是去耦电容可以为电路中的元 器件提供一个局部的直流源， 这样有利于减小干扰电流在电路板上传 播瞬态脉冲信号。
图 7 去耦电容的存在可大大减小电流环路面积
图 2 RC 触发 MOSFET 电源电路结构
EFT 触发电路的设计原理如图 3 所示 EFT 触发电路是整个 EFT 保护网络设计的核心部分， 不仅要能 快速准确的检测到快速上升的 EFT 事件，控制 NMOS clamp 管 的开断，还要区分正常的上电事件和 EFT 事件，防止正常上电过程 中发生的误启动。
图 3EFT 触发电路的设计原理
二、 EFT 防护措施 1、电源线的措施
解决电源线干扰问题的主要方法是在电源线入口处安装电源线滤 波器，以阻止干扰进入设备。这时，只要在电源线的入口处安装一只 含有共模滤波电容的电源线滤波器， 线——地之间的共模电容是抑制 这种瞬干扰的有效器件，它使干扰旁路到机壳而远离内部电路。当 这个电容的容量受到泄漏电流的限制而不能太大时， 共模扼流圈必须 提供更大的保护作用。 这通常要求使用专门的带中心抽头的共模扼流 圈， 中心抽头通过一只电容连接到机壳。 如果设备的机箱是非金属的， 则地线面不能起到较好的旁路左右，在这种情况下，主要靠提高电感 高频特性发挥作用。 采用铁氧体磁芯吸收的方案非常便宜也非常有效。 一般将铁氧体磁芯作用在干扰源头和设备的入口最为有效。 在电源设计中，抑制电快速瞬变脉冲群干扰的主要措施是滤波， 在实际设计滤波器时采用共模扼流圈与差模电容组合的方式构成滤
图 1 为典型的 EFT/ESD 保护电路结构。 前级 I/O 保护通过将 PAD 电压限制在一个定值，避免大部分干扰电流流入 I/O 及内部电路， 致使 I/O 或内部电路失效； 电源保护网络主要是迅速检测到 VDD 上 的高压或高频干扰信号，使 ESD/EFT 产生的高压对电路破坏前就 提供一条由 VDD 到 VSS 的低阻通路，将大电流快速的泄放到地。
波器。共模扼流圈是由铁氧体磁珠和铜导线绕制而成。铁氧体磁珠的 抗干扰能力与其本身的磁珠特性及几何尺寸有关， 对于同种磁芯的磁 珠而言，其长度越长，内径越小，外径越大，抑制效果越好。 因此 随频率增加铁氧体磁珠阻抗不断增加， 在低频段其阻抗主要由电感分 量构成，且阻抗非常小; 而在高频段，其阻抗主要由电阻分量决定， 此时感性分量仍很小。 因此铁氧体磁珠可以很好地抑制 EFT 的高 频干扰，并将其能量转化为热量散发出去。 在微机保护装置的电源端口采取过电压抑制和滤波来抑制 EFT 对微机保护装置的干扰。 常用的过电压抑制方法有：放电间隙、气 体放电管、氧化锌压敏电阻和瞬态抑制二极管等。 常用的滤波方法 有：电磁干扰滤波器、电源滤波器和铁氧体磁珠等。 在微机保护装置的电源端口施加 3 级 EFT/B， 微机保护装置 内 5 V 工作电源在未采取抑制措施和采取上述抑制措施 时受到干 扰的波形见图 4。比较图 4（a） 、4（b）和 4（c）可看出，过电压抑 制器件瞬态抑制二极管和压敏电阻对 EFT 都有一定的抑制作用，但 由于压敏电阻的响应速度慢，其对 EFT/B 的抑制效果不如瞬态抑制 二极管。 比较图 4（a） 、4（d） 、4（e）和 4（f）可看出，普通的 电源滤波器对 EFT/B 的抑制效果很差，而电磁干扰滤波器和铁氧体 磁珠，尤其是铁氧体磁珠抑制 EFT/B 的效果十分显著。
图 6 典型的基于二极管的 I/O 保护电路结构
输入保护：当在正常工作模式下������������1 、D������1 、D������2 和D������2 反偏，相 当于一个很大的电阻， 正常传导 PAD 上的信号给内部电路。 当 PAD 上出现大于V������������ 的正干扰脉冲时， 二极管������������1 和D������2 将正向导通， 对V������������ 泄放大电流，并将 PAD 上的电压钳位到比V������������ 只大一个二极管正向 导通电压（V������������ +������ ������������ ）的电压，从而避免了过压或大电流进入内部电 路。 同样道理， 当 PAD 上出现小于V������������ 的负压干扰脉冲时， D������1 和D������2 正向导通，对V������������ 泄放大电流，并将 PAD 上的电压钳位到比V������������ 只小 一个二极管正向导通电压（V������������ -������ ������������ ）的电压。因此输入缓冲电路中 MOS 管的栅极电压钳制在[V������������ -������ ������������ ，V������������ +������ ������������ ]之间，防止由于栅源电 压过高而导致的输入缓冲器的栅氧层击穿。电阻 R 为限流电阻，其 作用是限制流入内部电路的干扰电流。 输出保护：为了确保输出电路安全工作，输出保护电路必须在输 出部分传输尽可能小的电流时能够泄放掉大部分电流。此外，由于输 出电路在驱动电流上的要求， 在输出部分与输出 PAD 之间不能有任 何形式的隔离电阻。 所以一级的电压钳位输入保护就可作为输出保护。
图 4 在电源端口受 3 级 EFT/B 干扰时未采取措施和采取抑制措施情况下 5V 电源电压的波形
在微机保护装置的电源端口施加 4 级 EFT/B 时， 其内部芯片的 电源电压波形见图 5。 图 5（a）弱电电源系统没有采取滤波措施， 图 5（b）芯片电源和数字地之间接入了 0.1 μF 的去耦电容。 比较 图 5（a）和 5（b）可看出，微机保护装置内部数字电路的芯片电源 和地之间接入去耦电容可有效减弱耦合到芯 片的 EFT/B。