振铃的时钟信号分析

振铃振铃现象，来源于变压器漏感和寄生电容引起的阻尼振荡由于变压器的初级有漏感，当电源开关管由饱和导通到截止关断时会产生反电动势，反电动势又会对变压器初级线圈的分布电容进行充放电，从而产生阻尼振荡，即产生振铃。

变压器初级漏感产生反电动势的电压幅度一般都很高，其能量也很大，如不采取保护措施，反电动势一般都会把电源开关管击穿，同时反电动势产生的阻尼振荡还会产生很强的电磁辐射，不但对机器本身造成严重干扰，对机器周边环境也会产生严重的电磁干扰。

加入RCD吸收回路，可抑制反电动势和振铃电压幅度。

高速数字电路中信号反射的分析及解决方案：引言通常所说的高速数字电路是指电路的频率达到或超过一定数值，而且工作在这个频率之上的电路已经占到整个电子系统一定的份量。

实际上，判定一个电路是否为高速电路并不能只从信号的频率去考虑，当信号的传输延迟大于信号上升时间的2O％时，电路板上的信号导线就会呈现出传输线效应，整个系统为分布式系统，此时这种电路即为高速电路。

当前，电子系统与电路全面进入高速。

高频设计领域。

随着IC工艺的不断提高，驱动器的上升沿和下降沿由原来的十几ns减小到几ns,有的甚至达到ps量级。

这时必须要考虑由传输线效应引起的信号完整性反射噪声问题，这已经成为高速数字电路设计中的一个主要问题。

2信号完整性概述从广义上讲，信号完整性指的是在高速数字电路中由互连线引起的所有问题。

它主要研究互连线与数字信号的电压，电流波形相互作用时，电气特性参数如何影响产品的性能。

信号完整性问题主要包括以下四类问题：单一网络的信号反射；多网络间的串扰；电源和地分配中的轨道塌陷；电磁干扰和辐射。

在这里主要讨论单一网络的信号反射噪声问题。

3.信号反射噪声的形成在高速数字电路中，信号在pcb板上沿传输线传输，遇到阻抗不连续时，就会有部分能量从阻抗不连续点沿传输线返回，从而产生反射。

其大小与阻抗失配的程度有关，阻抗失配越大，反射就越大。

反射是造成上冲。

时钟抖动的4大根本原因及3种查看途径时钟接口阈值区间附近的抖动会破坏ADC的时序。

例如，抖动会导致ADC在错误的时间采样，造成对模拟输入的误采样，并且降低器件的信噪比（SNR）。

降低抖动有很多不同的方法，但是，在get降低抖动的方法前我们必须找到抖动的根本原因！时钟抖动，why？时钟抖动的根本原因就是时钟和ADC之间的电路噪声。

随机抖动由随机噪声引起，主要随机噪声源包括· 热噪声(约翰逊或奈奎斯特噪声)，由载流子的布朗运动引起。

· 散粒噪声，与流经势垒的直流电流有关，该势垒不连续平滑，由载流子的单独流动引起的电流脉冲所造成。

· 闪烁噪声，出现在直流电流流动时。

该噪声由携带载流子的半导体中的陷阱引起，这些载流子在释放前通常会形成持续时间较短的直流电流。

· 爆裂噪声，也称爆米花噪声，由硅表面的污染或晶格错位造成，会随机采集或释放载流子。

查看时钟信号噪声，how？确定性抖动由干扰引起，会通过某些方式使阈值发生偏移，通常受器件本身特性限制。

查看时钟信号噪声通常有三种途径：时域、频域、相位域。

咳咳，敲黑板划重点，以上三种途径的具体方法如下↓↓↓时域图图1. 抖动的时域图时钟抖动是编码时钟的样本（不同周期）间的变化，包括外部和内部抖动。

抖动引起的满量程信噪比由以下公式得出举个栗子，频率为1 Ghz，抖动为100 FS均方根值时，信噪比为64 dB。

在时域中查看时，x轴方向的编码边沿变化会导致y轴误差，幅度取决于边沿的上升时间。

孔径抖动会在ADC输出产生误差，如图2所示。

抖动可能产生于内部的ADC、外部的采样时钟或接口电路。

图2. 孔径抖动和采样时钟抖动的影响图3显示抖动对信噪比的影响。

图中显示了5条线，分别代表不同的抖动值。

x轴是满量程模拟输入频率，y轴是由抖动引起的信噪比，有别于ADC总信噪比。

图3. 时钟抖动随模拟信号增大而提升信噪比由抖动引起的信噪比和有效位数(ENOB)的关系由以下公式定义：SNR = 6.02 N + 1.76 dB其中N =有效位数。

时钟信号的生成与应用时钟信号是人类社会中不可或缺的一部分，它在各个领域的应用广泛。

本文将探讨时钟信号的生成原理以及其在通信、导航和科学研究等领域的应用。

一、时钟信号的生成原理时钟信号的生成依赖于精确而稳定的时钟源，常见的时钟源包括石英振荡器、原子钟和校准信号。

其中，石英振荡器是最常用的时钟源之一，它利用石英晶体的谐振特性来产生高精度的振荡信号。

具体来说，石英振荡器中的石英晶体会受到外界的电场作用而发生形变，形变又会导致电荷分布的变化。

这种电荷变化会产生电压差，进而通过正反馈放大器使晶体不断振动。

晶体的振动频率与电荷的变化速度有关，而电荷的变化速度又与外界的温度、压力等因素密切相关。

因此，保持稳定的工作温度和环境对石英振荡器的性能至关重要。

原子钟则利用原子的固有振荡频率来生成时钟信号，相比于石英振荡器，原子钟具备更高的精度和稳定性。

常见的原子钟包括铯钟和氢钟。

例如，铯钟利用铯原子在某一特定能级之间跃迁所产生的微波信号作为时钟信号。

校准信号则是通过校准仪器从标准时间源接收，用于校准其他时钟设备的信号。

校准信号一般具有极高的精度和稳定性，常见的标准时间源包括GPS卫星和天文观测。

二、时钟信号在通信领域的应用时钟信号在通信领域起着关键作用。

在数字通信中，时钟信号用于同步发送和接收数据，确保数据的正确传输和解析。

时钟信号的精确性和稳定性直接影响通信系统的性能和容量。

例如，在高速光纤通信中，由于信号的传输速率非常快，接收端需要高精度的时钟信号来对数据进行采样和解调。

任何时钟信号的偏移都可能导致数据传输的错误或丢失，因此，采用稳定精确的时钟信号非常重要。

此外，在无线通信中，各个设备之间需要保持一致的时钟信号，以确保无线信号的频率和时间同步。

这对于实现协作通信、频谱分配和错误校正等功能至关重要。

三、时钟信号在导航领域的应用时钟信号在导航系统中扮演着核心角色。

例如，全球定位系统（GPS）利用卫星发射的时钟信号来确定接收终端的位置和速度。

振铃现象汇总找个数字电路，接上电源让它跑起来，然后⽤⽰波器去看看有规则波形的信号。

把⽰波器的采样率调到⾜够⾼，并利⽤沿触发模式捕捉波形，你能观察到波形在沿(不管是上升还是下降)之后有振幅很快衰减的⾼频振荡，那就是数字电路永远甩不掉的“振铃”。

振铃和过冲什么是过冲（overshoot）？过冲（Overshoot）就是第⼀个峰值或⾕值超过设定电压――对于上升沿是指最⾼电压⽽对于下降沿是指最低电压。

下冲（Undershoot）是指下⼀个⾕值或峰值。

过分的过冲（overshoot）能够引起保护⼆级管⼯作，导致过早地失效。

什么是下冲（undershoot）（ringback）？过冲（Overshoot）是第⼆个峰值或⾕值超过设定电压――对于上升沿过度地⾕值或对于下降沿太⼤地峰值。

过分地下冲（undershoot）能够引起假的时钟或数据错误（误操作）。

什么是振荡（ringing）？振荡（ringing）就是在反复出现过冲（overshoots）和下冲（undershoots）。

信号的振铃（ringing）和环绕振荡（rounding）由线上过度的电感和电容引起，振铃属于⽋阻尼状态⽽环绕振荡属于过阻尼状态。

信号完整性问题通常发⽣在周期信号中，如时钟等，振荡和环绕振荡同反射⼀样也是由多种因素引起的，振荡可以通过适当的端接予以减⼩，但是不可能完全消除。

⼀般指LC回路的⾃由衰减振荡。

如在开关电源中，变压器漏感与开关管（或整流⼆极管）结电容就会产⽣振铃。

例如某个频率信号，上升沿的顶峰超过平均⾼电平很多就是过冲，下降沿的顶峰超过平均低电平很活就是负冲，上升或下降产⽣波浪就叫振铃这类现像多数与电路中分布参数有关，例如电路板上两线之间的分布电容，导线⾃⾝的电感，芯⽚输⼊和输出端对地的电容，等等，很难完全避免。

在含电感的电路中更有电感⾃⾝的分布电容、变压器漏感等等。

频率较⾼时还需要考虑传输线的反射。

每个电路，电原理图可能完全相同，但实际制作时元器件布局不同，电路板布线不同，这种振铃和过冲也不同，没有具体布局布线，很难分析。

什么是时钟呢时钟信号的关键指标
电子产品系统中有一个非常重要的部位- 时钟。

多数工程师意识不到它的重要性，觉得只要板子上的晶体/晶振能工作就可以了，其实不然，在今天数字逻辑、数字计算统治的世界里，几乎所有的操作都是在时钟的作用下实现的，因此时钟对于电子产品来讲就如同人的心脏一样重要。

时钟是电子系统的心脏
我们今天的这一讲就先看看时钟信号的一些关键指标：
什么是时钟呢？
简单的来讲就是由电路产生的具有周期性的脉冲信号，它不一定就是方波，更不一定就是50%占空比的方波，系统中时钟信号被用来为系统中多个同步执行的电路之间、为不同系统之间的数据传输提供参考基准。

微处理器的指令执行也都是在时钟的节拍下进行操作的，很多时候我们以处理器的时钟频率高低来粗暴地评价该系统的性能。

信号链路中时钟的重要性- 数字域离不开时钟
首先，我们看一下时钟信号中最常见到的波形- 矩形波（尤其是方波更常用）。

在较低时钟频率的系统中我们看到的基本上都是以矩形波为主的时钟信号，因为电路基本上都是靠时钟的边沿（上升沿或下降沿）进行同步的，时钟的边沿要求比较快，而时钟的周期则比较长，至少相对于时钟的边沿会长很多，因此我们通常以方波来表征时钟（如下图）。

虽然我们理想中画的时钟边沿时间为0，实际数字电路在高、低电平之间的翻转是需要时间来实现的，也就是说矩形波时钟的上升沿和下降沿都是有一定的持续时间的，50%占空比的方波看起来最对称、最完美，但实际的系统中矩形波的高低电平持续的时间未必是1:1，因此矩形波时钟信号常用5个关键的参数指标来描述：
矩形波时钟（包括50%占空比的方波）。

信号反射的⼏个重要体现（过冲、下冲、振铃）及电路设计本⽂要点：1，介绍信号分列反射的具体表现；2，结合具体电路分析。

信号沿传输线向前传播时，每时每刻都会感受到⼀个瞬态阻抗，这个阻抗可能是传输线本⾝的，也可能是中途或末端其他元件的。

对于信号来说，它不会区分是什么，信号所感受到的只有阻抗。

如果信号感受到的阻抗是恒定的，那么他就会正常向前传播，只要感受到的阻抗发⽣变化，信号都会发⽣反射。

这些因素可能包括过长的⾛线，末端匹配的传输线，过量的电容或电感及阻抗失配。

反射会造成信号过冲overshoot、下冲undershoot、振铃ringing、边沿迟缓（回勾现象）也就是阶梯电压波。

过冲是振铃的⽋阻尼状态，边沿迟缓是振铃的过阻尼状态。

当信号的第⼀个波峰超过原来设定的最⼤值。

过冲是指信号跳变的第⼀个峰值或⾕值，它是在电源电平之上或参考地电平之下的额外电压效应；边沿迟缓我们也成为台阶，回勾现象，其危险主要是会造成误触发。

下冲是指信号跳变的下⼀个⾕值或峰值。

过冲与下冲都是不利的因素，过⼤的过冲电压经常长期性地冲击会造成器件的损坏，如上图所⽰。

严重的下冲会超过接收器件的门限⽽导致电路的逻辑错误。

如果信号在驱动器和接收器之间来回多次反射，就会产⽣振铃现象，这增加了信号稳定所需要的时间，从⽽也影响了系统稳定的时序。

细节处如下图，电路设计Tips：⼀般做电路设计中，如果时钟信号链路⽐较长，会在时钟输出信号上串接⼀个⼩电阻，⽐如22欧姆或者33欧姆。

⾄于为什么，很多成熟设计都是这么做，算是⼀个经验设计⽅法。

实际上，其实这个⼩电阻的作⽤就是为了解决信号反射问题。

⽽且随着电阻的加⼤，振铃会消失，但你会发现信号上升沿不再那么陡峭了，串联电阻是为了减⼩反射波，避免反射波叠加引起过冲。

这个解决⽅法叫阻抗匹配，⼀定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。

过冲及振铃实验现象分析1.测试电路及过冲、振铃现象测试电路如下图所示，A点为电压输出口，B点为为了接入电阻而切开的口，C点为同轴电压监测点。

BA C在B点出用导线连接时，在C点引同轴线到示波器（示波器内阻1M），观察到上升沿有过冲及振铃现象，如下图所示。

1.2 振铃产生的原因分析1.2.1 振铃现象的产生那么信号振铃是怎么产生的呢?前面讲过，如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。

这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。

根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。

信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。

大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。

信号振铃的过程可以用反弹图来直观的解释。

假设驱动端的输出阻抗是10欧姆，PCB走线的特性阻抗为50欧姆(可以通过改变PCB走线宽度，PCB走线和内层参考平面间介质厚度来调整)，为了分析方便，假设远端开路，即远端阻抗无穷大。

驱动端传输3.3V电压信号。

我们跟着信号在这条传输线中跑一次，看看到底发生了什么?为分析方便，忽略传输线寄生电容和寄生电感的影响，只考虑阻性负载。

下图为反射示意图。

第1次反射：信号从芯片内部发出，经过10欧姆输出阻抗和50欧姆PCB 特性阻抗的分压，实际加到PCB走线上的信号为A点电压3.3*50/(10+50)=2.75V。

传输到远端B点，由于B点开路，阻抗无穷大，反射系数为1，即信号全部反射，反射信号也是2.75V。

此时B点测量电压是2.75+2.75=5.5V。

第2次反射：2.75V反射电压回到A点，阻抗由50欧姆变为10欧姆，发生负反射，A点反射电压为-1.83V，该电压到达B点，再次发生反射，反射电压-1.83V。

此时B点测量电压为5.5-1.83-1.83=1.84V。

信号完整性：信号振铃是怎么产生的时间:2009-04-21 17:22来源:未知作者:于博士信号的反射可能会引起振铃现象，一个典型的信号振铃如图1所示。

图1那么信号振铃是怎么产生的呢？前面讲过，如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。

这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。

根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。

信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。

大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。

信号振铃的过程可以用反弹图来直观的解释。

假设驱动端的输出阻抗是10欧姆，PCB走线的特性阻抗为50欧姆（可以通过改变PCB走线宽度，PCB走线和内层参考平面间介质厚度来调整），为了分析方便，假设远端开路，即远端阻抗无穷大。

驱动端传输3.3V电压信号。

我们跟着信号在这条传输线中跑一次，看看到底发生了什么？为分析方便，忽略传输线寄生电容和寄生电感的影响，只考虑阻性负载。

图2为反射示意图。

第1次反射：信号从芯片内部发出，经过10欧姆输出阻抗和50欧姆PCB 特性阻抗的分压，实际加到PCB走线上的信号为A点电压3.3*50/(10+50)=2.75V。

传输到远端B点，由于B点开路，阻抗无穷大，反射系数为1，即信号全部反射，反射信号也是2.75V。

此时B点测量电压是2.75+2.75=5.5V。

第2次反射：2.75V反射电压回到A点，阻抗由50欧姆变为10欧姆，发生负反射，A点反射电压为-1.83V，该电压到达B点，再次发生反射，反射电压-1.83V。

此时B点测量电压为5.5-1.83-1.83=1.84V。

第3次反射：从B点反射回的-1.83V电压到达A点，再次发生负反射，反射电压为1.22V。

该电压到达B点再次发生正反射，反射电压1.22V。