dds信号发生器

TFG6000系列DDS函数信号发生器

主要功能特性

3.5''TFT液晶屏，中文菜单

采用先进的直接数字合成DDS技术，频率精度高，分辨率高

具有脉冲信号源的功能，可独立设置精确的脉冲周期和脉冲宽度

具有谐波信号源的功能，可产生基波和多次谐波，二者相位差可调

双路输出，两路信号可独立输出也可线性相加输出

屏幕显示输出信号的波形示意图几多种工作参数

标准配置USB接口，可选配GPIB接口

100MHz频率计数器，功率放大器

机械特性：221×100×340（mm),3.15kg 型 号 频率范围 输出波形 技术指标 （正弦波）

TFG6010 40μHz～10MHz

A路:正弦波，方波，脉冲波，TTL，直流 A路:

波形长度： 16000点 波形幅度量化：10 bits TFG6020 40μHz～20MHz 采样速率：180 MSa/s 正弦波谐波失真：－40dBc 正弦波失真度：≤0.5％ TFG6030 40μHz～30MHz

B路: 正弦波，方波，三角波，锯齿波，

指数，对数，噪声等32种波形 方波升降时间：≤20ns

占空比：0.01％～99.99％ 频率分辨率：40μHz TFG6040 40μHz～40MHz 幅度范围：2mVpp～20Vpp 偏移范围：±10V 幅度分辨率：1 ‰ TFG6050 40μHz～50MHz B路:

频率范围: 40mHz～1MHz TFG6060 40μHz～60MHz 幅度范围：50mVpp～20Vpp 谐波次数：0.1～250.0次 程控接口：USB接口 TFG6300 1μHz～300MHz 详见技术指标

TFG6015A 100μHz～15MHz

正弦波、方波、三角波、斜波、噪声、

指数、任意波等 任意波形长度： 3～8K点

任意波分辨率：14bits

采样率：100MSa/s

TFG6025A 100μHz～25MHz 任意波形存储：10个

1 目录 摘要 —————————————————————————2 创新之处 ———————————————————————2 关键词 ————————————————————————2 引言 —————————————————————————2 系统工作原理 —————————————————————3 直接数字频率合成 ———————————————————4 DDS基本原理及性能特点 —————————————————5 采用DDS的AD9851 ———————————————————6 AD9851的原理 —————————————————————7 AD9851在信号源中的应用 ————————————————8 AD9851在本系统的应用电路 ———————————————9 低通滤波器（LPF） ——————————————————10 锁相环频率合成 ———————————————————11 锁相环频率合成MC145151在本电路中的应用 ————————12 压控振荡器（VCO） ———————————————————12 缓冲放大器 ——————————————————————13 单片机控制的整体电路 —————————————————14 功率放大 ———————————————————————15 本系统的软件设计 ———————————————————15 总调试 ————————————————————————25 结束语 ————————————————————————25 DDS短波信号发生器技术指标 ——————————————26 所采用的仪器设备 ———————————————————26 所用软件 ———————————————————————26 参考文献 ———————————————————————26 参考网站 ———————————————————————27 2DDS短波信号发生器 摘要： 本文主要介绍的是采用直接数字频率合成的短波信号发生器，它主要以微电脑控制部分、直接数字频率合成（DDS）部分、数字锁相环频率合成部分、背光液晶显示部分、功率放大部分等组成。该软件系统采用菜单形式进行操作，操作方便明了，增加了很多功能。它通过启动DDS后，把内存缓存区的数据送到DDS后输出相应的频率，并把数据转换为BCD码，送到液晶显示器进行显示。该系统输出稳定度、精度极高，适用于当代的尖端的通信系统和精密的高精度仪器。 创新之处： 1． 采用是当代最先进的直接数字频率合成（DDS）技术为主，以数字锁相环频率合成器为辅，作为DDS的基准。而数字锁相环频率合成器又以高精度、稳定度的温度补偿晶体振荡器为基准。具有当代最高的精度、稳定度和频率分辨率1HZ。 2． 采用带背光的低功耗液晶显示模块。 3． 具有多个频道的存储、掉电存储断电记忆功能。 4． 具有超频率、超频道的自动查错功能。 5． 软件上采用菜单式，全部键盘控制方式。 6． 支持在线擦除，随时升级程序。 关键词：直接数字频率合成（DDS）、AD9851、锁相环、MC145151、VCO 引言 1971年，美国学者j.Tierney等人撰写的"A Digital Frequency Synthesizer"-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平， 3它的性能指标尚不能与已有的技术相比，故未受到重视。近10年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。 系统工作原理： 给整个系统上电后,单片机启动DDS、对LCD进行初始化，预置完毕后向单片机发出一应答.接着单片机读取存储芯片中作为系统缓存器的数据，送到LCD显示，把LCD显示的内容转换为DDS的频率数据，然后送给已经启动DDS芯片，输出相应的频率。然后进入键盘扫描程序，判断键盘按下，如有效键按下单片机则执行送显示等。然后返回键盘扫描程序处于等候状态。总体框图如下图1。 图1 4基准时钟 相位累加器 相位/幅度变换 D/A变换 低通滤波 比较器 直接数字频率合成 在频率合成（FS, Frequency Synthesis）领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环（fractional-N PLL Synthesis）等，直接数字合成(Direct Digital Synthesis－DDS)是近年来新的FS技术。单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D/A变换器产生所需的数字波形（通常是正弦波形），这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形。如图2所示，通过高速DAC产生数字正弦数字波形，通过带通滤波器后得到一个对应的模拟正弦波信号，最后该模拟正弦波与一门限进行比较得到方波时钟信号。 DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此之外，DDS的固有特性还包括：相当好的频率和相位分辨率（频率的可控范围达μHz级，相位控制小于0.09°）,能够进行快速的信号变换（输出DAC的转换速率300百万次/秒）。这些特性使DDS在军事雷达和通信系统中应用日益广泛。 其实，以前DDS价格昂贵、功耗大（以前的功耗达Watt级）、DAC器件转换速率不高，应用受到限制，因此只用于高端设备和军事上。随着数字技术和半导体工业的发展，DDS芯片能集成包括高速DAC器件在内的部件，其功耗降低到mW级（AD9851在3.3v时功耗为650mW），功能增加了，价格便宜。因此，DDS也获得广泛的应用：现代电子器件、通信技术、医学成像、无线、PCS/PCN系统、雷达、卫星通信。 fo M 图2 5相位累加器 波形存储器 D/A转换器 低通滤波器 ＤＤＳ基本原理及性能特点 ＤＤＳ的基本原理是利用采样定理，通过查表法产生波形。ＤＤＳ的结构有很多种，其基本的电路原理可用图3来表示。 K fS FO 图3 相位累加器由Ｎ位加法器与Ｎ位累加寄存器级联构成。每来一个时钟脉冲ｆｓ，加法器将频率控制字ｋ与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是ＤＤＳ输出的信号频率。 用相位累加器输出的数据作为波形存储器（ＲＯＭ）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到Ｄ／Ａ转换器，Ｄ／Ａ转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 ＤＤＳ在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。 （１）输出频率相对带宽较宽 输出频率带宽为５０％ｆs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到４０％ｆs。 6（２）频率转换时间短 ＤＤＳ是一个开环系统，无任何反馈环节，这种结构使得ＤＤＳ的频率转换时间极短。事实上，在ＤＤＳ的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。ＤＤＳ的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。 （３）频率分辨率极高 若时钟ｆs的频率不变，ＤＤＳ的频率分辨率就由相位累加器的位数Ｎ决定。只要增加相位累加器的位数Ｎ即可获得任意小的频率分辨率。目前，大多数ＤＤＳ的分辨率在１Ｈｚ数量级，许多小于１ｍＨｚ甚至更小。 （４）相位变化连续 改变ＤＤＳ输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （５）输出波形的灵活性 只要在ＤＤＳ内部加上相应控制如调频控制ＦＭ、调相控制ＰＭ和调幅控制ＡＭ，即可以方便灵活地实现调频、调相和调幅功能，产生ＦＳＫ、ＰＳＫ、ＡＳＫ和ＭＳＫ等信号。另外，只要在ＤＤＳ的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当ＤＤＳ的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 （６）其他优点 由于ＤＤＳ中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。 采用DDS的AD9851 本系统采用了美国模拟器件公司采用先进DDS直接数字频率合成技术生产的高集成度产品AD9851芯片。AD9851是在AD9850的基础上，做了一些改进以后生成的具有新功能的DDS芯片。AD9851相 7对于AD9850的内部结构，只是多了一个6倍参考时钟倍乘器，当系统时钟为180MHz时，在参考时钟输入端，只需输入30MHz的参考时钟即可。如图4（AD9851内部结构）所示，AD9851是由数据输入寄存器、频率/相位寄存器、具有6倍参考时钟倍乘器的DDS芯片、10位的模/数转换器、内部高速比较器这几个部分组成。其中具有6倍参考时钟倍乘器的DDS芯片是由32位相位累加器、正弦函数功能查找表、D/A变换器以及低通滤波器集成到一起。这个高速DDS芯片时钟频率可达180MHz， 输出频率可达70 MHz，分辨率为0.04Hz。 图4 AD9851的原理 AD9851可以产生一个频谱纯净、频率和相位都可编程控制且稳定性很好的模拟正弦波，这个正弦波能够直接作为基准信号源，或通过其内部高速比较器转换成标准方波输出，作为灵敏时钟发生器来使用。 8AD9851的各引脚功能如下，引脚排列，如图5： D0～D7：8位数据输入口，可给内部寄存器装入40位控制数据。 PGND：6倍参考时钟倍乘器地。 PVCC：6倍参考时钟倍乘器电源。 W-CLK：字装入信号，上升沿有效。 FQ-UD：频率更新控制信号，时钟上升沿确认输入数据有效。 FREFCLOCK：外部参考时钟输入。 CMOS/TTL脉冲序列可直接或间接地加到6倍参考时钟倍乘器上。在直接方式中，输入频率即是系统时钟；在6倍参考时钟倍乘器方式，系统时钟为倍乘器输出。 AGND：模拟地。 AVDD：模拟电源(+5Ｖ)。 DGND：数字地。 图5 DVDD：数字电源(+5Ｖ)。 RSET、DAC：外部复位连接端。 VOUTN：内部比较器负向输出端。 VOUTP：内部比较器正向输出端。 VINN：内部比较器的负向输入端。 VINP：内部比较器的正向输入端。 DACBP：DAC旁路连接端。 IOUTB：“互补”DAC输出。 IOUT：内部DAC输出端。 RESET：复位端。低电平清除DDS累加器和相位延迟器为0Hz和0 相位，同时置数据输入为串行模式以及禁止6倍参考时钟倍乘器工作。 AD9851在信号源中的应用 为了能够完成调频、调幅、调相的各种功能，要向AD9851输入频率/相位控制字，这是通过AD9851和微处理器相连接来实现。可以和AD9851的数据线直接相连接的单片机类型很多，本文中选用的是

dds输出频率计算公式

DDS (Direct Digital Synthesis) 输出频率计算公式

DDS (Direct Digital Synthesis) 是一种通过数字方式生成模拟信号的技术，它可以实现高精度、高稳定性的信号发生器。在DDS中，输出频率的计算是非常重要的，通过以下公式可以准确计算DDS的输出频率：

输出频率 = (输入频率 × N) / 2^32

其中，输入频率是DDS的参考频率，N是一个32位的相位累加器。

接下来，我们来看一下N的含义。N是一个32位的相位累加器，用于控制DDS的输出频率。相位累加器的值会随着时间的推移而不断增加，当其值达到最大值时，会重新从0开始累加。每个时钟周期，相位累加器的值都会增加一个固定的增量，这个增量决定了相位累加器的变化速度，从而影响DDS的输出频率。

我们来看一下公式中的2^32。这是因为相位累加器是一个32位的寄存器，其取值范围是0到2^32-1。当相位累加器的值达到最大值时，会重新从0开始累加，形成一个循环。

输出频率的计算公式为：输出频率 = (输入频率 × N) / 2^32。通过调节输入频率和相位累加器的值，我们可以实现DDS的输出频率的精确控制。

在实际应用中，DDS广泛应用于信号发生器、频率合成器、频率调制器等领域。通过调节输入频率和相位累加器的值，可以实现对输出信号的频率、相位、幅度等参数的精确控制。DDS技术具有频率范围广、分辨率高、稳定性好等优点，因此在许多领域得到了广泛的应用。

需要注意的是，在使用DDS进行频率计算时，要确保输入频率和相位累加器的值的精确性。输入频率的稳定性和准确性对DDS的输出频率精度有着重要影响。相位累加器的值的精确性取决于DDS的时钟稳定性和相位累加器的分辨率。因此，在设计和使用DDS系统时，需要注意这些因素，以确保输出频率的准确性和稳定性。

总结一下，DDS输出频率的计算公式为：输出频率 = (输入频率 ×

DDS信号发生器

一、实验目的：

学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。

二、实验原理

实验原理参考教材6.4节和6.11节相关内容。

三、实验内容

1、实验原理参考教材6.4节相关内容。根据6.4.2节和例6-10，在Quartus II上

完成简易正弦信号发生器设计，进行编辑、编译、综合、适配、仿真；

2、使用SignalTap II测试；

3、硬件测试：进行引脚锁定及硬件测试。信号输出的D/A使用DAC0832，注

意其转换速率是1μs。下载到实验系统上，接上D/A模块，用示波器测试输

出波形；

4、按照教材图6-72完成DDS信号发生器设计，进行编辑、编译、综合、适配、

仿真，引脚锁定及硬件测试。

5、建立.mif格式文件。

四、实验步骤

1、建立.mif文件：

（1）设定全局参数：

（2）设定波形：(3)文件保存：

2、新建工程：

3、LPM—ROM定制：

（1）

（2）(3)(4)(5)(6)

(7)sinrom源程序：

module SIN_CNT(RST,CLK,EN,Q,AR);

output [7:0] Q;

input [6:0] AR;

input EN,CLK,RST;

wire [6:0] TMP;

reg[6:0] Q1;

reg[7:0] F;

reg C;

always @(posedge CLK)

if(F

else

begin

F=8'b00;

C=~C;

end

always @(posedge CLK or negedge RST)

if(!RST) Q1<=7'b0000000;

else if(EN) Q1<=Q1+1;

else Q1<=Q1;

assign TMP=Q1;

sinrom IC1(.address(TMP),.clock(CLK),.q(Q));

endmodule4、锁相环：

5、顶层文件：

6、SignalTap II的使用

7、锁定引脚

8、下载