时序逻辑电路练习题

第12章时序逻辑电路自测题一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。

2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。

3．用来累计和寄存输入脉冲个数的电路称为。

4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。

、5．、寄存器的作用是用于、、数码指令等信息。

6．按计数过程中数值的增减来分，可将计数器分为为、和三种。

二、选择题1．如题图12.1所示电路为某寄存器的一位，该寄存器为。

A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。

2．下列电路不属于时序逻辑电路的是。

A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。

3．下列逻辑电路不具有记忆功能的是。

A、译码器；B、RS触发器；C、寄存器；D、计数器。

4．时序逻辑电路特点中，下列叙述正确的是。

A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。

5．具有记忆功能的逻辑电路是。

A、加法器；B、显示器；C、译码器；D、计数器。

6．数码寄存器采用的输入输出方式为。

A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。

三、判断下面说法是否正确，用“√"或“×"表示在括号1．寄存器具有存储数码和信号的功能。

( )2．构成计数电路的器件必须有记忆能力。

( )3．移位寄存器只能串行输出。

( )4．移位寄存器就是数码寄存器，它们没有区别。

( )5．同步时序电路的工作速度高于异步时序电路。

( )6．移位寄存器有接收、暂存、清除和数码移位等作用。

（）思考与练习题12.1.1 时序逻辑电路的特点是什么?12.1.2 时序逻辑电路与组合电路有何区别?12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?12.3.2 题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。

时序电路习题一、填空1、寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。

2、双拍工作方式的数码寄存器工作时需_____________。

3、按计数器中各触发器翻转时间可分为_________，________。

4、触发器有______个稳定状态，所以也称____________。

5、时序电路主要由________和 ________所构成，是一种具有_______功能的逻辑电路，常见的时序电路类型有___________和__________6、计数器的功能是_______________________,按计数时个触发器状态转换与计数脉冲是否同步，可分为__________和________。

_________计数器是各种计数器的基础。

7、4个触发器构成的8421BCD 码计数器，共有_______个无效状态，即跳过二进制数码_______到_______6个状态。

8、具有3个触发器的二进制计数器，他又_______种计数状态；具有4个触发器的二进制计数器，它有_____种计数状态。

9、JK 触发器是________（为1有效边沿有效）。

10. 1n n n Q JQ KQ +=+是_______触发器的特性方程。

11、1n n Q S RQ +=+是________触发器的特性方程，其约束条件为__________。

12、1n n n Q TQ TQ +=+是_____触发器的特征方程。

13、我们可以用JK 触发器转换成其他逻辑功能触发器，令__________________，即转换成T 触发器；令_______________，即转换为'T触发器；令________________，即转换成D触发器。

二、选择1、存储8位二进制信息要（）个触发器。

2、对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）。

1.JK触发器可完成：保持、置0、置1、翻转四种功能。

（对）2、JK触发器只有置0、置1两种功能。

（错）3、JK触发器只有保持、翻转两种功能。

（错）4、JK触发器可完成：保持、置0、置1、计数四种功能。

（错）5、RS触发器没有不确定的输出状态。

（错）6、RS触发器有不确定的输出状态。

（对）7、仅具有保持和翻转功能的触发器是RS触发器。

（错）8、仅具有保持和翻转功能的触发器是T触发器。

（对）9、仅具有保持和翻转功能的触发器是T’触发器。

（错）10、仅具有翻转功能的触发器是T’触发器。

（对）11、同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

（对）12、同步时序逻辑电路中各触发器的时钟脉冲CP不是同一个信号。

（错）13、异步时序逻辑电路中各触发器的时钟脉冲CP不是同一个信号。

（对）14、异步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

（错）15、触发器在某一时刻的输出状态，不仅取决于当时输入信号的状态，还与电路的原始状态有关。

（对）16、触发器进行复位后，其两个输出端均为0.（错）17、触发器进行复位后，其两个输出端均为1.（错）18、触发器与组合电路两者都没有记忆能力。

（错）19、基本RS触发器要受时钟脉冲的控制。

（错）20、Qn+1表示触发器原来所处的状态，即现态。

（错）21、Qn表示触发器原来所处的状态，即现态。

（对）22、当CP处于下降沿时，触发器的状态一定发生翻转。

（错）23、当CP处于上升沿时，触发器的状态一定发生翻转。

（错）24、所谓单稳态触发器，只有一个稳定状态，而不具有其他的状态。

（错）25、JK触发器能够克服RS触发器存在的缺点。

（对）26、寄存器具有记忆功能，可用于暂存数据。

（对）27、74LS194可执行左移、右移、保持等几种功能。

（对）28、在异步计数器中，当时钟脉冲到达时，各触发器的翻转是同时发生的。

（错）29、可逆计数器既能作加法计数，又能作减法计数。

（对）30、 计数器计数前不需要先清零。

专题16 时序逻辑电路一、单项选择题1．（2019年高考题，第41题）如图所示同步RS触发器的符号，该触发器CP端触发方式正确的是A．上升沿触发 B．下降沿触发 C．高电平触发 D．低电平触发第41题图2．（2019年高考题，第42题）如图所示的组合逻辑电路，为使输出端Y＝1，则输入A、B、C、D端有（）A．4种组合 B．3种组合 C．2种组合 D．1种组合第42题图3．（2019年高考题，第43题）如图所示，设D触发器的初态为0，信号A接到CP端，则Q端输出波形正确的是（）第43题图4．（2018年高考题，第42题）如图所示，电路具有( )A．置“0”功能 B．置“1”功能 C．D触发器功能 D．T触发器功能第42题图5．（2017年高考题，第41）如图所示电路，把K触发器的K两端用非门相连接，则连接后的触发器具有 ( )A．置反、置0和置1功能 B．置反功能C．置0和置1功能 D．与K触发器相同功能6．（2019年第一次联考题，第38题）设所有触发器的初始状态皆为0，触发器在时钟信号作用下输出电压波形不为0的是( )7．（2019年第二次联考题，第40题）设集成十进制加法计数器的初始状态为Q3Q2Q1Q0＝0000，输入频率为10 kHz的CP脉冲，则Q3的频率为。

( )A．1 kHz B．1.25 kHz C．2.5 kHz D．5 kHz8．（2019年第二次联考题，第41题）如图所示电路具有的功能是( )A．置0 B．置1 C．保持 D．计数第41题图（2019年第三次联考题，第39题）如果一个寄存器的数码是“同时输入，同时输出”，9．则该寄存器是采用。

( )A．串行输入，串行输出 B．串行输入，并行输出C．并行输入，串行输出 D．并行输入，并行输出10．（2018年第一次联考题，第41题）有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是( )A．1011—0110—1100—1000—0000 B．1011—0101—0010—0001—0000A．1011—1000—1100—0110—0000 B．1011—0001—0010—0101—000011．（2018年第一次联考题，第42题）电路如图所示(图中为下降沿JK触发器)，触发器当前状态Q3Q2Q1为011，则在时钟脉冲作用下，触发器下一状态为( )第42题图A．110 B．100 C．010 D．00012．（2018年第二次联考题，第38题）在同步触发器中，当S＝0，R＝1时，CP脉冲作用后，触发器处于( )A．原状态 B．0状态 C．1状态 D．不确定13．（2018年第二次联考题，第40题）现对全班38位同学进行编码，至少需要的二进制码的位数是( )A．5位 B．6位 C．7位 D．38位14．（2018年第二次联考题，第41题）下列电路中，属于时序逻辑电路的是( ) A．译码器 B．计数器 C．全加器 D．比较器15．（2018年第三次联考题，第38题）集成电路74LS148是________优先编码器。

时序逻辑电路试题及答案一、单选题1.CP有效时，若JK触发器状态由1翻转为0，则此时JK输入端必定有A、J=0B、J=1C、K=0D、K=1【正确答案】：D2.主从RS触发器是在时钟脉冲CP的( )，根据输入信号改变状态。

A、低电平期间B、高电平期间C、上升沿时刻D、下降沿时刻【正确答案】：D3.仅具有置0和置1功能的触发器是A、RS触发器B、JK触发器C、D触发器D、T触发器【正确答案】：C4.关于JK触发器的错误表述是A、对于输入信号没有制约条件B、不允许JK同时为1C、允许JK同时为1D、允许JK同时为0【正确答案】：B5.D触发器当D=Q时，实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：C6.JK触发器有( )触发信号输入端。

A、一个B、二个C、三个D、四个【正确答案】：B7.下列哪项表示基本RS触发器的符号A、B、C、D、【正确答案】：A8.D触发器在CP脉冲有效的情况下能实现的功能是A、置0和置1B、置1和保持C、置0和保持D、保持和翻转【正确答案】：A9.基本RS触发器是( )。

A、组合逻辑电路B、单稳态触发器C、双稳态触发器D、无稳态触发器10.双D集成触发器CD4013的时钟脉冲CP的引脚是A、14脚B、7脚C、3脚与11脚D、5脚与11脚【正确答案】：C11.与非型同步RS触发器，CP=1期间，( )，触发器维持原态。

A、R=0，S=0B、R=0，S=1C、R=1，S=0D、R=1，S=1【正确答案】：A12.主从JK触发器的初态为0，JK=01时，经过2021个触发脉冲后，其状态变化及输出状态为A、一直为0B、由0变为1，然后一直为1C、在01间翻转，最后为1D、在01间翻转，最后为013.对双JK集成触发器74LS112引脚功能叙述错误的是A、16脚是VccB、8脚是GNDC、1脚是CP1D、16脚是GND【正确答案】：D14.D触发器用作计数型触发器时，输入端D的正确接法是A、D=0B、D=1C、D=D=Q【正确答案】：C15.JK触发器中，当JK取值相同时，则Q等于A、J⊕QB、QC、1D、016.在RS触发器的逻辑符号中表示A、低电平时置1B、高电平时置1C、低电平时置0D、高电平时置0【正确答案】：C17.JK触发器，若J=，K= Q，则可实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：D18.D触发器有( )触发信号输入端。

数字电子技术（第5版）第6章时序逻辑电路1.(334)利用（）可以把集成计数器设计成初态不为零的计数器。

答案.反馈置数法2.(318)时序逻辑电路由( ) 和( ) 两部分组成。

答案.组合电路存储电路3.(337)一个4位的扭环形计数器有（）个状态。

答案. 84.(335)集成计数器的级联方式有（）和（）两种方式。

答案.异步同步5.(333)利用（）和（）可以改变集成计数器的计数长度。

答案.反馈归零法反馈置数法6.(332)一个模为24的计数器，能够记录到的最大计数值是（）。

答案. 237.(331)计数器的模表示计数器的（）计数长度。

答案.最大8.(329)构成时序电路的各触发器的时钟输入端都接在一起，这种时序电路称为（）。

答案.同步时序电路9.(328)时序电路的输出不仅与电路的（）有关，还与电路的（）有关。

答案.现态输入信号10.(327)摩尔型时序电路的输出仅由电路的（）决定，而与电路的( ) 无关。

（注：教材中没有讲述摩尔型电路的概念，故删去此题）答案.现态输入信号11.(326) 时序逻辑电路的功能描述有 ( ) 、 ( ) 、 ( ) 、 ( ) 。

答案. 逻辑方程式 状态表 状态图 时序图12.(330) 异步时序电路中的各触发器的状态转换 （ ）同一时刻进行的。

答案. 不是在13.(336) 一个4位的环形计数器有（ ）个状态。

答案. 414.(325) 时序逻辑电路可分为 （ ） 和 ( ) 两大类。

答案. 同步时序电路 异步时序电路15.(354) 分析如图7307所示电路，说明其功能。

图7307输 入输 出CR LD T CT P CT CP 3D 2D 1D 0D 3Q 2Q 1Q 0QCO0 × × × × × × × × 000 10××↑3d 2d 1d 0d 3d 2d 1d 0d1111↑×××× 计数 110×××××× 保持 11××××××保持答案. 经分析知，采用了74LS160的同步置数功能。

1.已知逻辑电路畋及C 脉冲的波形，试画出各触发器输出Q 0，Q 1，Q 2，Q 3的波形（Q 0，Q 1，Q 2，Q 3初始状态为“1010”）。

Q 1CQ 3Q 2Q答案：Q 1CQ2QQ32.已知逻辑电路图及C 脉冲的波形，试写出各触发器J ，K 端的逻辑式并列出各Q 的状态表（设Q 0，Q 1，Q 2初始状态均为“0”）。

C答案逻辑式:J Q Q 012=，K J 0111==，K Q J Q 1021==，K 21=状态表：3.逻辑电路图如图所示，各触发器的初始状态为“0”，已知C 脉冲的波形，试画出输出Q 0，Q 1，Q 2的波形。

C Q 0Q 1Q 2答案"0"C Q 0Q1"0"Q 24．逻辑电路如图所示，各触发器的初始状态为“0”，试根据C 脉冲的波形，画出输出Q 0，Q 1，Q 2的波形。

C Q 0Q 1Q 2答案C Q 0Q 1Q 2"0"5.逻辑电路图如图所示，试写出各触发J ，K 的逻辑式，并画出输出Q 0，Q 1和Z 的波形（设Q 0，Q 1初始状态均为“0”）。

答案： J K Q J Q K Q 0011011====1Q 0Q 1ZC6.已知逻辑电路图和C 脉冲的波形，试画出输出Q 0，Q 1及F 的波形（设Q 0，Q 1初始状态均为“0”）。

Q 0Q 1C F答案：Q 0Q 1C F7逻辑电路如图所示，试写出逻辑式，列出状态表，并说明它是什么逻辑部件。

A B答案：S A B A BC AB =+=8当输入A 和B 同为“1”或同为“0”时，输出为“1”。

当A 和B 状态不同时，输出为“0”，试列出状态表并写出相应的逻辑式，用“与非”门实现之，画出其逻辑图。

答案： 状态表逻辑式：F A B AB A B AB A B AB =+=+=½逻辑图：A B9.逻辑状态表如下所示，其输入变量为A ，B ，C ，输出为S ，试写出S 的逻辑式。

第21章 触发器和时序逻辑电路一、填空题1、JK 触发器的特性方程为：=+1n Q ________________________。

2、时钟触发器按照结构和触发方式不同可分为：_________、__________、_________和主从式触发器四种。

3、T 触发器的特性方程为=+1n Q _________________。

4、4个触发器组成的寄存器可以存储__________位二进制数。

5、将JK 触发器的J 端连在Q 端上，K 端接高电平。

假设)(t Q =0，则经过50个CP 脉冲作用后，它的状态)50(+t Q =_____。

6、对于时钟RS 触发器，若要求其输出“0”状态保持不变，则输入的RS 信号应为________。

7、组成计数器的各个触发器的状态能在时钟信号到达时同时翻转,它属于__________ 计数器。

（填“同步”或“异步”）8、当JK 触发器的输入J=1，K=0时，触发器的次态Q n+1=____________。

9、若要构成十二进制计数器，最少要用__________个触发器。

10、构成一个模6的同步计数器最少要________个触发器。

11、一个 JK 触发器有____个稳态，它可存储____位二进制数。

二、选择题1、下列触发器中有空翻现象的是_________。

A 、同步式触发器B 、维持阻塞式触发器C 、主从式触发器D 、边沿式触发器 2、在以下各种电路中，属于时序电路的有__________。

A 、译码器B 、计数器C 、数据选择器D 、编码器 3、JK 触发器当J=K=1时，Q n+1=__________。

A 、0B 、1C 、Q nD 、 Q n4、下列触发器中逻辑功能最多是_______。

A 、J-K 触发器B 、D 触发器C 、T 触发器D 、T ′触发器 5、在CP 有效的情况下，当输入端D=0时，则D 触发器的输出端=+1n Q ________。