EDA试题大汇总

1 设计实验与考核

1. 设计一个带计数使能、异步复位、异步装载、可逆计数的通用计数器。计数结果由七段数码管显示。

2. 设计一个具有16分频、8分频、4分频和2分频功能的分频器

3. 设计一个正负脉宽相等的通用分频器

4. 设计一个正负脉宽可控的16分频的分频器

5. 根据需要设计一个分频器：可以控制实现四种分频形式：第一种：8分频、第二种：10分频、第三种：15分频、第四种：16分频，其中8分频和16分频为正负脉宽相等的分频器

6. 可变模计数器，控制信号MA和MB为00、01、10、11时计数器的模分别为3、5、7、9。（计数结果由七段数码管显示）

7. 设计一个带计数使能、异步复位、带进位输出的增1二十进制计数器，计数结果由七段数码管显示。

8. 设计一个序列发生器，序列为“1101101”

9. 设计一个彩灯控制器，彩灯共有16个，每次顺序点亮相邻的3个彩灯，如此循环执行，循环的方向可以控制

10. 设计一个具有左移、右移控制，同步并行装载和串行装载的8位串行移位寄存器，每次移位为1位

11. 设计一个7人表决电路，参加表决者为7人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮，表决不通过则红指示灯亮。数码管显示赞成人数。

12. 设计一个异步复位，同步并行装载的8位串行左移移位寄存器

13. 有16个开关，编号为0到15，编号0的优先级最高。当某一个拨码开关为‘1’时由七段数码管显示其编号（可用16进制数显示，亦可用十进制显示）

14. 根据真值表设计一位全加器，然后用结构的描述方法设计一个6位加法器。

15. 设计一个带计数使能、同步复位、同步装载的可逆七位二进制计数器，计数结果由七段数码管显示。

16. 血型配对指示器：供血血型和受血血型分别有A、B、AB、O四种。当供血血型和受血血型符合要求是，T指示灯亮，否则F指示灯亮。

17. 设计4位二进制数到BCD码（8421码）的转换器。结果由数码管显示。

HDL:硬件描述语言

FPGA:现场可编程门阵列（触发器较多）

EDA：电子设计自动化

PLD:可编程逻辑器件

CPLD：复杂的可编程逻辑器件

GAL:通用阵列逻辑

PLA:可编程逻辑阵列

SOC:系统芯片

SOPC:可编程系统芯片

EDO:电子设计最优化

ASIC:专用集成电路

注：FPGA相较于CPLD而言，逻辑单元小，连线关系复杂，更适合进行大规模的逻辑电路设计。

EDA的特点：1、软件硬化，硬件软化；2、自顶向下的设计方法；3、集设计、仿真和测试于一体；4、在系统可现场编程，在线升级；5、设计工作标准化，模块可移植共享。

Top-down设计方式：

设计-验证-修改设计-再验证，不断反复，直到结果能够实现所要求的功能，并在速度、功耗、价格和可靠性方面实现较为合理的平衡。

Bottom-up设计方式：

首先确定可用元器件，然后根据这些器件进行逻辑，各模块设计后进行连接，再形成系统，最后经调试、测量看整个系统是否达到指标。

IP核按照提供形式分为：硬核，固核，软核

IP核复用，待解决问题（知识产权，型号不统一，）

利用设计完成的IP核来进行数字系统设计。

IP核的重用指的是在设计新产品时采用已有的各种功能模块，即使进行修改也是非常有限的，这样可以减少设计的人力风险，缩短设计周期，确保优良品质。

原理图输入（不适合大规模电路）：使用元件符号和连线来描述设计

HDL文本输入：描述和设计电路的语言

综合：将较高层次的设计描述自动转化为较低层次描述的过程。

适配：将由综合器产生网表文件配置于指定的目标器件中。

仿真：是对所设计电路的功能的验证

编程：把适配后生成的编程文件装入到PLD器件中，（CPLD-下载、FPGA-配置）

复杂的PLD-CPLD（乘积项）、FPGA（查找表【LUT】）

简单的PLD-PLA、GAL

FPGA的结构：可编程输入/输出(IO)、基本可编程逻辑单元（查找表和寄存器）、布线通道中的互连资源、嵌入式块状ARM。可编程逻辑单元实现用户指定的逻辑功能，IO是实现内部逻辑器件封装引脚之间提供了可编程接口，可编程互连资源分布在CLB的空隙，它是在各个模块间传递信号的网络。

一、选择题：（20分）

1． 下列是EDA技术应用时涉及的步骤：

A. 原理图/HDL文本输入; B. 适配; C. 时序仿真; D. 编程下载; E. 硬件测试; F. 综合

请选择合适的项构成基于EDA软件的FPGA / CPLD设计流程：

A → ___ ___ → ___ __ → ____ ___ → D → ___ ____

2． PLD的可编程主要基于A. LUT结构 或者 B. 乘积项结构：

请指出下列两种可编程逻辑基于的可编程结构：

FPGA 基于 ____ _____

CPLD 基于 ____ _____

3． 在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。

对于A. FPGA B. CPLD 两类器件：

一位热码 状态机编码方式 适合于 ____ ____ 器件；

顺序编码 状态机编码方式 适合于 ____ ____ 器件；

4． 下列优化方法中那两种是速度优化方法：____ __、__ __

A. 资源共享 B. 流水线 C. 串行化 D. 关键路径优化

单项选择题：

5． 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，___ ___是错误的。

A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；

B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；

C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。

D. 综合是纯软件的转换过程，与器件硬件结构无关；

6． 嵌套的IF语句，其综合结果可实现___ ___。

A. 条件相与的逻辑

B. 条件相或的逻辑

C. 条件相异或的逻辑

D. 三态控制电路

7． 在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。

EDA技术期末复习题

1．结构体中包含了四类功能描述语句：语句、______________语句、子程序调用语句和语句。(P304)

2. 下列关于程序包的用法正确的是: ________ (P319)

A、一个程序包中只能包含常数说明，VHDL数据类型说明，元件定义和子

程序这几种结构之一或他们中的几种

B、程序包首可以独立定义和使用

C、程序包结构中，必须同时含有程序包首和程序包体

D、一个完整的程序包中，程序包首名和程序包体名可以不是同一个名字

3. 参数传递说明语句以关键词引导一个类属参量表，通常在实体中

的位置处于语句之前。(P300-301)

4. 下列逻辑操作符中哪个的优先级最高：_______。

A. AND

B. OR

C. NOT

D. XOR

5. 下列关于操作符说法不正确的是:_______ (P333)

A、关系操作符的操作对象可以是VHDL中的任何数据类型构成的操作数

B、关系操作符的返回值是布尔类型数据

C、MOD和REM的操作数数据类型只能是整数，运算操作结果也是整数。

D、SLL是左移位操作，右边跟进的位补零

6. 下列说法正确的是: _______。(P332)

A、只有BIT型和整型数据可以参与加减运算。

B、操作符是有优先级别的，其中逻辑运算符的级别最低。 C、BIT 、BOOLEAN和STD_LOGIC可以进行逻辑运算

D、a nand b nand c 这串运算可以不加括号

7. 下列语句中，不属于并行语句的是：________

A、进程语句

B、CASE语句

C、元件例化语句

D、WHEN…ELSE…语句

8. 下列语句中，不属于顺序语句的是：_______。

A. WHEN…ELSE…语句

B. IF语句

C. LOOP语句

D. CASE语句

9. 以下关于VHDL中常量的声明正确的是________

A、Constant Width ：Integer=8；