下载文档原格式
ARM Cortex-A76是一款64位乱序执行的处理器内核，由ARM于2017年发布。
以下是关于Cortex-A76的主要参数：
* 核心数量：A76架构支持1-4个核心，根据不同应用场景的需求，可以灵活配置。
* 时钟频率：A76架构的时钟频率可在1.8GHz-2.84GHz之间调整，提供更高的性能和更低的功耗。
* 缓存：A76架构内置了16KB的L1数据缓存和16KB的L2缓存，还支持512KB-1MB的L3缓存，以提高数据访问速度。
* 机器学习能力：相比基于10nm工艺制造、运行在2.8GHz的Cortex A75，能耗将降低40%，性能可提升35%，机器学习能力可提升4倍。
* 流水线：Cortex A76是一个乱序超标量内核，前端为乱序4发射指令解码，后端为13级流水线，执行延迟为11个阶段。
* 预测单元：ARM在设计了一个“定向预测获取”单元，这代表分支预测单元会反馈到取指单元中。
ARM还在业内首创使用了“混合间接预测单元”，将预测单元与取指单元分离，且支持内核中的各模块独立运行，运行期间更易于进行时钟门控以节省功耗。
Cortex A76分支预测单元由3级BTB（分支目标缓存）支持，包括一个16链路nanoBTB，一个64链路microBTB和一个6000链路主BTB。
以上内容仅供参考，如需更多信息，建议访问ARM官网或咨询专业技术人员。
众所周知，英国的ARM公司是嵌入式微处理器世界当中的佼佼者。
ARM一直以来都是自己研发微处理器内核架构，然后将这些架构的知识产权授权给各个芯片厂商，精简的CPU架构，高效的处理能力以及成功的商业模式让ARM公司获得了巨大的成功，使他迅速占据了32位嵌入式微处理器的大部分市场份额，甚至现在，ARM芯片在上网本市场的也大有与INTEL的ATOM处理器一较高低的实力。
目前，随着对嵌入式系统的要求越来越高，作为其核心的嵌入式微处理器的综合性能也受到日益严峻的考验，最典型的例子就是伴随3G网络的推广，对手机的本地处理能力要求很高，现在一个高端的智能手机的处理能力几乎可以和几年前的笔记本电脑相当。
为了迎合市场的需求，ARM公司也在加紧研发他们最新的ARM架构，Cortex系列就是这样的产品。
在Cortex之前，ARM核都是以ARM 为前缀命名的，从ARM1一直到ARM11，之后就是 Cortex系列了。
Cortex在英语中有大脑皮层的意思，而大脑皮层正是人脑最核心的部分，估计ARM公司如此命名正有此含义吧。
一．ARMv7架构特点下表列出了ARM微处理器核心以及体系结构的发展历史：表一: ARM微处理器核心以及体系结构的发展历史我们可以看到，Cortex系列属于ARMv7架构，这是ARM公司最新的指令集架构，而我们比较熟悉的三星的S3C2410芯片是ARMv4架构，ATMEL公司的AT91SAM9261芯片则是ARMv5架构。
ARMv7架构是在ARMv6架构的基础上诞生的。
该架构采用了Thumb-2技术，Thumb-2技术是在ARM的Thumb代码压缩技术的基础上发展起来的，并且保持了对现存ARM解决方案的完整的代码兼容性。
Thumb-2技术比纯32位代码少使用 31％的内存，减小了系统开销。
同时能够提供比已有的基于Thumb技术的解决方案高出38％的性能。
ARMv7架构还采用了NEON技术，将DSP和媒体处理能力提高了近4倍，并支持改良的浮点运算，满足下一代3D图形、游戏物理应用以及传统嵌入式控制应用的需求。
ARM架构（过去称作进阶精简指令集机器（Advanced RISC Machine），更早称作Acorn RISC Machine）是一个32位元精简指令集（RISC）中央处理器（processor）架构，其广泛地使用在许多嵌入式系统（embedded）设计。
由于节能的特点，ARM处理器非常适用于行动通讯领域，符合其主要设计目标为低耗电的特性。
在今日，A R M家族占了所有32位元嵌入式处理器75%的比例[1]，使它成为占全世界最多数的32位元架构之一。
A R M处理器可以在很多消费性电子产品上看到，从可携式装置（P D A、移动电话、多媒体播放器、掌上型电玩，和计算机）到电脑周边设备（硬盘、桌上型路由器）甚至在导弹的弹载计算机等军用设施中都有他的存在。
在此家族中衍伸的重要产品还包括M a r v e l l的X S c a l e架构和德州仪器的O M A P系列。
编辑本段历史A R M的设计是A c o r n电脑公司（A c o r n C o m p u t e r s L t d）于1983年开始的开发计划。
这个团队由R o g e r W i l s o n和S t e v e F u r b e r带领，着手开发一种新架构，类似进阶的M O S T e c h n o l o g y 6502处理器。
A c o r n有一大堆建构在6502架构上的电脑，因此能设计出一颗类似的芯片即意味着对公司有很大的优势。
团队在1985年时开发出A R M1S a m p l e版，而首颗"真正"的产能型A R M2于次年量产。
A R M2具有32位的数据总线、26位的寻址空间，并提供64M b y t e的寻址范围与16个32-b i t的暂存器。
这些暂存器其中有一颗做为（w o r d大小）程式计数器，其前面6b i t s和后面2b i t s用来保存处理器状态标记（P r o c e s s o r S t a t u s F l a g s）。
ARM体系结构与编程
一、ARM体系结构
ARM(Advanced RISC Machine)是由英国ARM公司开发的一种低功耗、超低成本的处理器架构，是移动设备的首选处理器。
ARM架构的处理器有ARM7、ARM9、ARM11、 Cortex-A8 、Cortex-A15等，它们核心架构特点为以下几点：
1.保护模式。
ARM架构的处理器能够在用户模式和两个高级的保护模式之间来回切换。
2.对齐式存储。
ARM架构的处理器采用对齐方式，其二进制指令必须按照固定的位置排列，以便提高存储空间的利用率。
3.浮点处理单元。
ARM架构的处理器具有浮点数处理功能，使数值运算能够高效率地完成。
4.多级缓存。
ARM架构的处理器将原始数据复制到不同级别的快速缓存中，以便快速访问。
二、ARM程序的编程
1、ARM程序的编写
ARM程序的编写可以使用C语言编写，程序开发者需要掌握ARM架构各种中央处理器扩展指令集的使用方法，以便获得更好的效率。
2、编译ARM程序
ARM程序的编译是使用GNU的gcc编译器进行的，它可以将C语言编写的程序编译成ARM架构的机器码，并可以在ARM架构的处理器上运行。
3、调试ARM程序
ARM程序的调试使用GDB程序调试，它可以提供丰富的调试工具，可以跟踪程序执行的步骤，提供全面的程序反馈信息，可以帮助开发者快速定位程序运行出错的地方。
三、总结。
张凌001关于ARM的内核架构很多时候我们都会对M0，M0+,M3,M4，M7，arm7，arm9，CORTEX-A系列，或者说AVR,51，PIC等，一头雾水，只知道是架构，不知道具体是什么，有哪些不同？今天查了些资料，来解解惑，不是很详细，但对此有个大体了解。
咱先来当下最火的ARM吧1.ARMARM即以英国ARM（Advanced RISC Machines）公司的内核芯片作为CPU，同时附加其他外围功能的嵌入式开发板，用以评估内核芯片的功能和研发各科技类企业的产品.ARM 微处理器目前包括下面几个系列，以及其它厂商基于 ARM 体系结构的处理器，除了具有ARM 体系结构的共同特点以外，每一个系列的 ARM 微处理器都有各自的特点和应用领域。
－ ARM7 系列－ ARM9 系列－ ARM9E 系列－ ARM10E 系列－ ARM11系列－ Cortex 系列－ SecurCore 系列－ OptimoDE Data Engines－ Intel的Xscale－ Intel的StrongARM ARM11系列2. Cortex 系列32位RISCCPU开发领域中不断取得突破，其设计的微处理器结构已经从v3发展到现在的v7。
Cortex 系列处理器是基于ARMv7架构的，分为Cortex-M、Cortex-R和Cortex-A三类。
由于应用领域的不同，基于v7架构的Cortex处理器系列所采用的技术也不相同。
基于v7A的称为“Cortex-A系列。
高性能的Cortex-A15、可伸缩的Cortex-A9、经过市场验证的Cortex-A8处理器以及高效的Cortex-A7和Cortex-A5处理器均共享同一体系结构，因此具有完整的应用兼容性，支持传统的ARM、Thumb指令集和新增的高性能紧凑型Thumb-2指令集。
1Cortex-M系列Cortex-M系列又可分为Cortex-M0、Cortex-M0+、Cortex-M3、Cortex-M4；2Cortex-R系列Cortex-R系列分为Cortex-R4、Cortex-R5、Cortex-R7；3Cortex-A 系列Cortex-A系列分为Cortex-A5、Cortex-A7、Cortex-A8、Cortex-A9、Cortex-A15、Cortex-A50等 ，同样也就有了对应内核的Cortex-M0开发板、Cortex-A5开发板、Cortex-A8开发板、Cortex-A9开发板、Cortex-R4开发板等等。
ARM Cortex-M3 内核介绍内核包含四部分：1.乘法器；2.控制逻辑；3.Thumb 指令译码器；4.内部接口CM3 内部包含元素介绍：1. DAP，调试访问接口，Debug Access Port。
Cortex‐M3 的调试系统基于ARM 最新的CoreSight 架构。
不同于以往的ARM 处理器，内核本身不再含有JTAG 接口。
取而代之的，是CPU 提供称为调试访问接口(DAP)的总线接口。
通过这个总线接口，可以访问芯片的寄存器，也可以访问系统存储器，甚至是在内核运行的时候访问！对此总线接口的使用，是由一个调试端口(DP)设备完成的。
DPs 不属于CM3 内核，但它们是在芯片的内部实现的。
目前可用的DPs 包括SWJ‐DP(既支持传统的JTAG 调试，也支持新的串行线调试协议)，另一个SW‐DP 则去掉了对JTAG 的支持。
另外，也可以使用ARM CoreSignt 产品家族的JTAG‐DP 模块。
这下就有 3 个DPs 可以选了，芯片制造商可以从中选择一个，以提供具体的调试接口（通常都是选SWJ‐DP）。
2. ETM 的作用就是记录处理器做的事情并送到外面的调试器。
由于微控制器带有大量的片内存储器，因此不能简单地通过观察外部管脚来确定处理器核是如何运行的。
ETM 对深嵌入处理器内核提供了实时跟踪能力。
它向一个跟踪端口输出处理器执行的信息。
软件调试器允许使用JTAG 接口对ETM 进行配置并以用户易于理解的格式显示捕获到的跟踪信息。
ETM 直接连接到ARM 内核而不是主AMBA 系统总线。
3.NVIC 是Cortex-M3 处理器中一个完整的部分，它可以进行高度配置，为处理器提供出色的中断处理能力。
在NVIC 的标准执行中，它提供了一个非屏蔽中断（NMI）和32 个通用物理中断，这些中断带有8 级的抢占优先权。
NVIC可以通过综合选择配置为1 到240 个物理中断中的任何一个，并带有多达256。
arm架构_详谈ARM架构与ARM内核发展史1、ARM架构与ARM内核1.1 ARM架构与内核简述⽬前为⽌，ARM总共发布8种架构：ARMv1、ARMv2、ARMv3、ARMv4、ARMv5、ARMv6、ARMv7 、ARMv8，这是ARM架构指令集的多个v版本。
基于不同的ARM架构可以设计出不同特点的内核处理器。
⽐如基于ARMv3架构设计出的处理器ARM6、ARM7，这两款处理器适⽤于不同的场景，硬件可能不同，但是架构指令集是⼀样的。
好⽐盖房⼦，刚开始因为⽔平低流⾏盖平房，这就是⼀种架构(ARMv5)，然后这种平房架构你可以设计出⼀款独⽴卫⽣间的款式， 这叫ARM7内核。
然后其他⼈(芯⽚设计公司)想盖房⼦的就买你这个图纸去盖，接着过⼀段时间，有⼈觉得光独⽴卫⽣间还不够啊， 我还想有个⼩院⼦! 好吧，那ARM就满⾜你们的要求，出个带⼩院⼦的款式(ARM9)。
即ARMv1/2/3等是指令集的架构，ARM7/9等是基于架构设计出的内核处理器。
ARM的架构都是基于RISC指令集⽽设计的，内核是实现这⼀指令集的硬件架构的基础。
1.2 ARM各架构之间区别1.2.1 ARM版本Ⅰ：V1版架构该版架构只在原型机ARM1出现过，只有26位的寻址空间，没有⽤于商业产品。
其基本性能有:基本的数据处理指令(⽆乘法)；基于字节、半字和字的Load/Store指令;转移指令，包括⼦程序调⽤及链接指令；供操作系统使⽤的软件中断指令SWI；寻址空间：64MB(226)。
1.2.2 ARM版本Ⅱ：V2版架构该版架构对V1版进⾏了扩展，例如ARM2和ARM3(V2a)架构。
包含了对32位乘法指令和协处理器指令的⽀持。
版本2a是版本2的变种，ARM3芯⽚采⽤了版本2a，是第⼀⽚采⽤⽚上Cache的ARM处理器。
同样为26位寻址空间，现在已经废弃不再使⽤。
V2版架构与版本V1相⽐，增加了以下功能：乘法和乘加指令；⽀持协处理器操作指令；快速中断模式；SWP/SWPB的最基本存储器与寄存器交换指令;寻址空间：64MB。
ARM体系结构版本与相应的内核名称
体系结构内核名称ARM V7Cortex 系列：
Cortex-M3 / Cortex-R / Cortex A8/Cortex A9/Cortex A15
Scorpion : 高通获得ARM 授权后，在Cortex A8 基础上设计的.
ARM V4TARM7 TDMIARM V5TEARM10 TDMI / ARM 10E / XScale / ARM 9 ARM9 系列包含：ARM920T/ARM922T/ARM940T
ARM10E 系列包含：ARM 1020E / ARM 1022E / ARM 1026EJ-S
ARM V6ARM 111. 基本知识
(1) NV 的4 核Tegra 3 --> 内核名称仍为Cortex A9 核心，架构仍然是ARM V7
Exynos 4412 也是如此
(2) Scropion 是高通根据Cortex-A8 修改的。
关键的特点是同频下比A8 节能30%，或者同功耗的频率高25%。
Scorpion 具有部分A9 的特性，如乱序执行，管线化的VFP，支持多核。
此外，Scorpion 的Neon SIMD 引擎（高通称之为VeNum）宽度为128bit，是A8 和A9 的两倍，能提供更强劲的浮点运算支持，并且在不需要的时候可以关闭
一半变成64bit 以节省能源。
总体上，Scorpion 是具有部分A9 特性的A8，高
频率节能浮点加强版。
(3) VIA WM8650
采用超低功耗ARM 9 核心，主频为600MHz，集成多媒体指令和硬件加速性能，支持视频/音频解码加速.
说明它对应ARM V5TE 体系结构
(4) VIA WM8750。
张凌001关于ARM的内核架构很多时候我们都会对M0，M0+,M3,M4，M7，arm7，arm9，CORTEX-A系列，或者说AVR,51，PIC等，一头雾水，只知道是架构，不知道具体是什么，有哪些不同？今天查了些资料，来解解惑，不是很详细，但对此有个大体了解。
咱先来当下最火的ARM吧1.ARMARM即以英国ARM（Advanced RISC Machines）公司的内核芯片作为CPU，同时附加其他外围功能的嵌入式开发板，用以评估内核芯片的功能和研发各科技类企业的产品.ARM 微处理器目前包括下面几个系列，以及其它厂商基于 ARM 体系结构的处理器，除了具有ARM 体系结构的共同特点以外，每一个系列的 ARM 微处理器都有各自的特点和应用领域。
－ ARM7 系列－ ARM9 系列－ ARM9E 系列－ ARM10E 系列－ ARM11系列－ Cortex 系列－ SecurCore 系列－ OptimoDE Data Engines－ Intel的Xscale－ Intel的StrongARM ARM11系列2. Cortex 系列32位RISCCPU开发领域中不断取得突破，其设计的微处理器结构已经从v3发展到现在的v7。
Cortex 系列处理器是基于ARMv7架构的，分为Cortex-M、Cortex-R和Cortex-A三类。
由于应用领域的不同，基于v7架构的Cortex处理器系列所采用的技术也不相同。
基于v7A的称为“Cortex-A系列。
高性能的Cortex-A15、可伸缩的Cortex-A9、经过市场验证的Cortex-A8处理器以及高效的Cortex-A7和Cortex-A5处理器均共享同一体系结构，因此具有完整的应用兼容性，支持传统的ARM、Thumb指令集和新增的高性能紧凑型Thumb-2指令集。
1Cortex-M系列Cortex-M系列又可分为Cortex-M0、Cortex-M0+、Cortex-M3、Cortex-M4；2Cortex-R系列Cortex-R系列分为Cortex-R4、Cortex-R5、Cortex-R7；3Cortex-A 系列Cortex-A系列分为Cortex-A5、Cortex-A7、Cortex-A8、Cortex-A9、Cortex-A15、Cortex-A50等 ，同样也就有了对应内核的Cortex-M0开发板、Cortex-A5开发板、Cortex-A8开发板、Cortex-A9开发板、Cortex-R4开发板等等。
4半导体由于ARM公司只对外提供ARM内核，各大厂商在授权付费使用ARM内核的基础上研发生产各自的芯片，形成了嵌入式ARM CPU的大家庭，提供这些内核芯片的厂商有Atmel、TI、飞思卡尔、NXP、ST、和三星等。
Cortex-M兼容特性为了能做到Cortex-M软件重用，ARM公司在设计Cortex-M处理器时为其赋予了处理器向下兼容、软件二进制向上兼容特性。
首先看什么是二进制兼容，这个特性主要是针对软件而言，这里指的是当某软件(程序)依赖的头文件或库文件分别升级时，软件功能不受影响。
要做到二进制兼容，被软件所依赖的头文件或库文件升级时必须是二进制兼容的。
那么什么又是向上兼容，向上兼容又叫向前兼容，指的是在较低版本处理器上编译的软件可以在较高版本处理器上执行。
跟向上兼容相对的另一个概念叫向下兼容，向下兼容又叫向后兼容，指的是较高版本处理器可以正确运行在较低版本处理器上编译的软件。
所以其实既可以用向上兼容，也可以用向下兼容来形容Cortex-M特性，只不过描述的主语不一样，我们可以说Cortex-M程序是向上兼容的，也可以说Cortex-M处理器是向下兼容的。
具体到Cortex-M处理器时，这个兼容特性表现为：∙从处理器角度看：CM0指令集和功能模块是最精简的，CM7指令集和功能模块是最丰富的。
不存在低版本处理器上存在的特性是高版本处理器所没有的。
∙从软件角度来看：CMSIS提供的头文件和功能函数是二进制向上兼容的，比如某CM0软件App 使用的是core_cm0.h头文件，而这个App要在CM7上运行时，不需要使用core_cm7.h再重新编译一次（当然使用新头文件编译后的App也是正常的。
）从MCU内核到MCU实际应用是一个完整的产业链，这个产业链分为五个部分：其实都是这样，前三个部分有芯片厂家和架构内核公司负责开芯片，后两个部分由研发公司根据芯片设计，开发。
就拿ST为例，ARM公司为最开始的部分，ST（意法半导体）为芯片设计与制造公司，以ARM内核为载体，通过进一步的设计开发，为ARM配备外围的支持，为将计算控制能力应用到电子产品中提供芯片服务Cortex-M0 处理器简介ARM公司的Cortex-M0应用于各种微控制器（MCU）中，并可让研发工程师以8位的价位创造32位的的效能，并将传统的8位和16位的处理器升级到更高效、更低功耗的32位处理器。
Cortex-M0是Cortex-M家族中的M0系列。
最大特点是低功耗的设计。
Cortex-M0为32位、3级流水线RISC处理器，其核心仍为冯.诺依曼结构，是指令和数据共享同一总线的架构。
作为新一代的处理器，Cortex-M0的设计进行了许多的改革与创新，如系统存储器地址映像(system address map)、改善效率并增强确定性的嵌套向量中断系统(NVIC)与不可屏蔽中断(NMI)、全新的硬件除错单元等等，都带给了使用者全新的体验和更便利、 更有效率的操作。
技术架构CortexM0其核心架构为ARMv6M，其运算能力可以达到0.9 DMIPS/MHz，而与其他的16位与8位处理器相比，由于CortexM0的运算性能大幅提高，所以在同样任务的执行上CortexM0只需较低的运行速度，而大幅降低了整体的动态功耗。
Cortex—M0属于ARMv6-M架构，包括1颗专为嵌入式应用而设计的ARM核、紧耦合的可嵌套中断微控制器NVIC、可选的唤醒中断控制器WIC，对外提供了基于AMBA结构（高级微控制器总线架构）的AHB-lite 总线和基于CoreSight技术的SWD或JTAG调试接口，如图所示。
Cortex-M0微控制器的硬件实现包含多个可配置选项：中断数量、WIC、睡眠模式和节能措施、存储系统大小端模式、系统滴答时钟等，半导体厂商可以根据应用需要选择合理的配置。
系统总线基于AHB_Lite高级高性能总线协议。
外设总线基于APB高级外设总线协议，通过一个转换桥连接到AHB上,这只是Cortex-M0内核的大概模式.特点1）能耗效率CortexM0的运行效率很高（0.9DMIPS/MHz），能在较少的周期里完成一项任务。
这意味着CortexM0可以在大部分的时间里处于休眠状态，消耗很少的能量，具有良好的能耗效率。
同样较小的逻辑门数也降低了待机电流。
而高效的中断控制器（NVIC）需要很小的中断开销。
2）代码密度Cortex-M0基于Thumb-2的指令集，比用8位或者16位架构实现的代码还要少，因此用户可以选择具有较小Flash空间的芯片。
可以降低系统功耗。
[1]3） 易于使用Cortex-M0适用于C语言编程，并且被许多编译器支持。
可以用C语言直接编程中断例程，而无需使用汇编语言。
同时Cortex-M0还被多种开发工具支持。
包括很多开源的嵌入式操作系统同样支持Cortex-M0。
Cortex-M0 处理器简介1. Cortex-M0 处理器基于冯诺依曼架构（单总线接口），使用32位精简指令集（RISC），该指令集被称为Thumb指令集。
与之前相比，新的指令集增加了几条ARMv6架构的指令，并且加入了eThumb-2指令集的部分指令。
Thumb-2技术扩展了Thumb的应用，允许所有的操作都可以在同一种CPU状态下执行。
Thumb指令集既包括16位指令，也包括32位指令。
C编译器生成的指令大部分是16位的，当16位的指令无法实现所需要的操作时，32位指令就会发挥作用。
这样以来，在代码密度得到提升的同时，还避免了两套指令集之间进行切换带来的开销2. Cortex-M0总共支持56个基本指令，其中某些指令可能会有多种形式。
相对于Cortex-M0较小的指令集，其处理器的能力可不一般，因为Thumb是经过高度优化的指令集。
从理论来说，由于读写存储是的指令是相互独立的，而且算数或逻辑操作的指令使用寄存器，Cortex-M0处理器可以被归到加载-存储（load-store）结构中。
3. 处理器核心包括：∙寄存器组 包含16个32位寄存器，其中有一些特殊寄存器∙算术逻辑单元∙数据总线∙控制逻辑流水线根据设计可分为三种状态： 取指、译码、执行。
4. 嵌套向量中断控制器（NVIC）可以处理最多32个中断请求和一个不可屏蔽中断（NMI）输入。
5. NVIC需要比较这个在执行中断和请求中断的优先级，，然后自动执行高优先级的中断。
6. 如果要处理一个中断，NVIC会和处理器进行通信，通知处理器执行中断处理程序。
7. 唤醒中断控制器(WIC)为可选的单元，在低功耗应用中，在关闭了处理器大部分模块后，微控制器会进入待机装填，此时，WIC可以在NVIC和处理器处于休眠的情况下，执行中断屏蔽功能。
当WIC 检测到一个中断时，会通知电源管理部分给系统商店，让NVIC和处理器内核执行剩余的中断处理。
8. 关于调试子系统，当调试事件发生时，处理器内核会被置于暂停状态，这是开发人员可以检查当前处理器的状态。
硬件调试工具有JTAG和SWD（串行线调试）。
ARM Cortex-M0 处理器的特性系统特性∙thumb指令集，具有高效和高代码密度∙高性能，最高达到0.9DMIPS/MHz∙内置的嵌套向量中断控制器（NVIC），中断配置和异常处理容易∙确定的中断响应事件，中断等待事件可以被设定为固定值或最短事件（最小16个时钟周期） ∙不可屏蔽中断（NMI），对高可靠性系统非常重要∙内置的系统节拍定时器（systick）。
24位定时器，可被操作系统使用，或者用作通用定时器，架构中已经包含专用的异常类型∙请求管理调用，具有SVC异常和PendSV异常（可挂起的管理服务），支持嵌入式os的多种操作∙架构定义的休眠模式和进入休眠的指令，休眠特性能大大降低能量的消耗。
由于进入休眠状态需要使用特定的指令，而不是使用寄存器，架构定义的休眠模式也提高了软件的可移植性。
∙异常处理可以捕获到系统中的多种错误。
应用特性∙中断数量可配置∙支持大端或小端存储器∙可选择的唤醒中断控制器（WIC），处理器可以在休眠状态下掉电以降低功耗，而WIC可以在中断发生时唤醒系统Cortex-M3Cortex-M3是一个32位的核，在传统的单片机领域中，有一些不同于通用32位CPU应用的要求。
