三位二进制加法计数器

学号：课程设计题目数字逻辑设计题目二位二进制计数器计数器学院计算机科学与技术专业计算机科学与技术班级姓名指导教师周德仿2011 年03 月7 日武汉理工大学课程设计报告书目录一、课程设计任务书 (2)（一）课程设计题目 (2)（二）要求完成设计的主要任务 (2)（三）课程设计进度安排 (2)二、课程设计正文 (3)1课程设计目的 (3)2 题目理解分析和功能描述 (3)3 逻辑电路设计具体步骤 (4)3.1 第1步，根据逻辑功能要求，作出原始状态图和原始状态表 (4)3.2 第2步，求出激励函数和输出函数表达式 (5)3.3 第3步，根据激励函数表达式，画出逻辑电路图 (7)4设计中使用的集成电路名称及引脚编号 (7)4.1 集成电路74 LS 04 引脚编号 (7)4.2集成电路74 LS 08 引脚编号 (8)4.3集成电路74 LS 32引脚编号 (8)4.4 集成电路74LS 86 引脚编号 (8)4.5集成电路74 LS 74 引脚编号 (9)5 三位二进制模5（加1加2）计数器的连接 (9)5.1 调试和测试同步时序逻辑电路和组合逻辑电路参考事项 (9)5.2 计数器的连接 (9)6 集成电路连接图和实验现象 (10)6.1集成电路连接图 (10)6.2实验现象及调试和测试 (10)7 三位二进制模5计数器设计总结和心得 (11)7.1 三位二进制模5计数器设计总结 (11)7.2 课程设计心得 (11)三、本科生课程设计成绩评定表 (12)1课程设计任务书学生姓名学生专业班级计算机指导教师周德仿学院名称计算机科学与技术学院题目：三位二进制加1计数器初始条件：使用D触发器( 74 LS 74 )、“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计三位二进制加1计数器。

要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。

3.4 X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。

设： 当 0≤X≤ 4时, Y=X+1 ；当 5≤X≤9 时，Y=X -1,且X 不大于9。

(1) 试列出该逻辑电路完整的真值表； (2) 用与非门实现该逻辑电路。

解：(1) 按题意要求列真值表如下：0 0 0 0x 3x 2x 1x 0y 3y 2y 1y 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0x x x x x x x x x x x x x x x x x x x x x x x xX X Y 033=x 3X X X X X Y 031022++=x 3X XX X X X X X X X X X Y 0132121231+++=x 3X Y 00=01001110000111101x 3x 2x 1x 01111(2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。

X X X X Y 03033==X X X X X X X X X X Y 0310*******=++=X X X X X X X X X X X X X X X X X X X X X X X X Y 0132012012030132012012031=+++= X Y 00=作图如下：x 3x 2x 1x 0y 3y 2y 1y 03.5 设计一交通灯监测电路。

红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。

解:设A 、B 、C 分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L 表示，L 为1表示需要检修。

电学实验报告模板实验原理1．触发器的触发方式（1）电平触发方式电平触发方式的特点是：CP = 1时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。

当CP = 0时，输入信号被封锁，输出不受输入影响，保持不变。

（2）边沿触发方式边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。

触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。

2. 边沿触发器（1）边沿D触发器图1 上升沿触发D触发器图1所示为上升沿触发D触发器的逻辑符号。

上升沿触发D触发器的特性表如表1所示。

表1 上升沿D触发器特性表D触发器的特性方程为：Q^(n+1) = D1.同步触发器的异步置位复位端电平触发器和边沿触发器都在CP时钟信号的控制下工作，这种工作方式称之为“同步”。

也把这类触发器称为同步触发器，以区别于基本RS触发器。

在小规模集成电路芯片中，触发器既能同步工作，又兼有基本RS触发器的功能。

例如。

图2所示的触发器。

这是上升沿触发D触发器，其中，SD(-)和RD(-)是异步置位复位端。

只图2 带有异步置位复位端的D触发器要在SD(-)或RD(-)加入低电平，立即将触发器置“1”或置“0”，而不受时钟信号CP和输入信号D的控制。

只有当SD(-)或RD(-)均处于高电平时，触发器才正常执行上升沿触发D触发器的同步工作功能。

实验仪器实验内容及步骤1.测试双D触发器74LS74的逻辑功能（1）74LS74引脚图图3 74LS74引脚图图3所示为集成电路芯片74LS74的引脚图。

芯片包含两个带有异步置位复位端的上升沿D触发器。

（1）测试74LS74的逻辑功能图4 测试74LS74的逻辑功能实验电路按照图4连接电路。

D触发器的Q和Q(-)（芯片5和6号引脚）各接一个发光二极管用以观察触发器的输出逻辑电平。

按照上面测试74LS112的逻辑功能同样的方法和步骤，测试74LS74的逻辑功能，将实验数据记录在表2。

三位二进制异步加法计数器真值表摘要：一、引言二、二进制异步加法计数器的概念三、三位二进制异步加法计数器的真值表1.第一位（最低位）2.第二位3.第三位（最高位）四、真值表的实际应用与意义五、结论正文：一、引言在电子电路设计中，计数器是一种非常常见的组件。

二进制异步加法计数器是一种具有特殊工作原理的计数器，广泛应用于数字电路设计中。

本文将详细介绍三位二进制异步加法计数器的真值表，以帮助读者更好地理解其工作原理和应用。

二、二进制异步加法计数器的概念二进制异步加法计数器是一种具有二进制计数功能的计数器，其工作原理是在时钟信号的上升沿对计数器进行加一操作。

当计数器达到最大值后，会自动清零并重新开始计数。

与同步加法计数器相比，异步加法计数器不受时钟信号的周期影响，可以独立工作。

三、三位二进制异步加法计数器的真值表1.第一位（最低位）在第一位，我们有两种状态：0 和1。

当第一位为0 时，表示计数器未达到最大值；当第一位为1 时，表示计数器已达到最大值，需要清零重新开始计数。

2.第二位第二位也有两种状态：0 和1。

当第二位为0 时，表示计数器当前的值为0；当第二位为1 时，表示计数器当前的值为1。

3.第三位（最高位）第三位同样有两种状态：0 和1。

当第三位为0 时，表示计数器当前的值为2；当第三位为1 时，表示计数器当前的值为3。

四、真值表的实际应用与意义三位二进制异步加法计数器的真值表对于理解其工作原理和设计应用具有重要意义。

通过真值表，我们可以清楚地了解计数器在不同状态下的值，从而更好地进行电路设计和故障排查。

五、结论本文详细介绍了三位二进制异步加法计数器的真值表，并通过分析其工作原理和应用，帮助读者更好地理解这种计数器。

成绩评定表学生姓名班级学号专业自动化课程设计题目数字电子课程设计评语组长签字：成绩日期20 年月日课程设计任务书学院信息科学与工程学院专业自动化学生姓名班级学号课程设计题目 1.三位二进制加法计数器（无效态：001，110）2.序列信号发生器的设计（发生序列100101）3.100进制加法计数器设计实践教学要求与任务:数字电子部分1)采用multisim 仿真软件建立电路模型；2)对电路进行理论分析、计算；3)在multisim环境下分析仿真结果，给出仿真波形图。

工作计划与进度安排:第1天：1. 布置课程设计题目及任务。

2. 查找文献、资料，确立设计方案。

第2-3天：1. 安装multisim软件，熟悉multisim软件仿真环境。

2. 在multisim环境下建立电路模型，学会建立元件库。

第4天：1. 对设计电路进行理论分析、计算。

2. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。

第5天：1. 课程设计结果验收。

2. 针对课程设计题目进行答辩。

3. 完成课程设计报告。

指导教师：201 年月日专业负责人：201 年月日学院教学副院长：201 年月日目录1 课程设计的目的与作用11.1设计目的及设计思想11.2设计的作用11.3 设计的任务12 所用multisim软件环境介绍13 三位二进制同步加法计数器设计33.1 基本原理33.2 设计过程34序列信号发生器的设计..64.1 基本原理64.2 设计过程66 100进制加法器计数器76.1 基本原理76.2 设计过程75 仿真结果分析85.1 三位二进制同步加法计数器仿真85.2 序列信号发生器（发生序列100101）的仿真116 设计总结和体会147 参考文献141 课程设计的目的与作用1.1设计目的及设计思想根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。

第一部分数字电子课程设计成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)1.1设计目的及设计思想 (1)1.2设计的作用 (1)1.3 设计的任务 (1)2 所用multisim软件环境介绍 (1)3 三位二进制同步加法计数器设计 (3)3.1 基本原理 (3)3.2 设计过程 (3)4序列信号发生器的设计 (6)4.1 基本原理 (6)4.2 设计过程 (6)5串行序列检测器电路设计 (7)5.1 基本原理 (7)5.2 设计过程 (8)6 仿真结果分析 (11)6.1 三位二进制同步加法计数器仿真 (11)6.2 序列信号发生器（发生序列100101）的仿真 (14)6.3 0110串行序列检测器电路设计 (17)7 设计总结和体会 (23)8 参考文献 (23)1 课程设计的目的与作用1.1设计目的及设计思想根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。

了解计数器和序列信号发生器的工作原理。

1.2设计作用通过multisim软件仿真电路可以使我们对计数器和序列信号发生器有更深的理解。

学会分析仿真结果的正确性，与理论计算值进行比较。

通过课程设计，加强动手，动脑的能力。

1.3设计任务1.设计一个三位二进制同步加法计数器，要求无效状态为001,110。

2.设计一个序列信号发生器，要求发生序列100101。

2 所用multisim软件环境介绍multisim软件环境介绍Multisim是加拿大IIT公司（Interrative Image Technologies Ltd）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。

针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专业版。

其中教育版适合高校的教学使用。

三位二进制异步加法计数器真值表【原创实用版】目录1.引言2.三位二进制异步加法计数器的概念3.真值表的定义与作用4.三位二进制异步加法计数器真值表的构建5.结论正文1.引言在数字电路和计算机科学中，计数器是一种重要的基础元件。

它可以用于记录脉冲信号的个数，或者用于测量时间间隔。

计数器的种类繁多，其中，二进制异步加法计数器是一种常见的类型。

本文将介绍如何构建一个三位二进制异步加法计数器的真值表。

2.三位二进制异步加法计数器的概念二进制异步加法计数器是一种特殊的计数器，它的输入信号是二进制数，并且可以通过异步清零（CLR）和异步置位（SET）信号进行控制。

在每个时钟周期上升沿到来时，计数器会将当前输入信号的值加 1。

当计数器达到设定的最大值时，它会自动将计数值清零，并重新开始计数。

3.真值表的定义与作用真值表（Truth Table）是一种用于描述数字电路输入和输出之间关系的工具。

它通常用于表示组合逻辑电路的逻辑功能。

在真值表中，输入信号的每一个可能取值及其对应的输出信号取值都被列举出来。

通过观察真值表，我们可以清晰地了解电路的逻辑功能。

4.三位二进制异步加法计数器真值表的构建为了构建一个三位二进制异步加法计数器的真值表，我们需要先确定计数器的输入信号和输出信号。

对于一个三位二进制计数器，它的输入信号包括：CLR（异步清零信号）、SET（异步置位信号）和 CP（时钟信号）。

输出信号则是计数器的当前状态，用 Q0、Q1 和 Q2 表示。

接下来，我们可以根据计数器的工作原理，列出所有可能的输入信号组合及其对应的输出信号。

这里我们假设计数器从 0 开始计数，当计数到最大值（即二进制数 111）时，计数器将自动清零。