allegro差分线设置规则

格式：docx
大小：3.94 KB
文档页数：3

allegro差分线设置规则

Allegro差分线设置规则

引言：

Allegro差分线是一种常用的信号传输方式，在电路设计中起到了重要的作用。本文将探讨Allegro差分线设置规则，从理论和实践角度介绍如何正确地设置Allegro差分线以保证信号传输的准确性和稳定性。

一、什么是Allegro差分线？

Allegro差分线是一种差分信号传输方式，通过同时传输正负两个信号来降低干扰和提高信号的抗噪声能力。差分信号在信号线上的电压差被解读为二进制信号，从而实现数据传输。Allegro差分线广泛应用于高速数据传输、音频信号传输等领域。

二、设置规则

1. 差分线对称布局：为了减小差分信号间的电磁干扰，差分线应该尽量保持对称布局。在PCB设计中，可以通过布局对称的方式将差分信号线放置在相邻的层上，并且保持相同的长度和宽度，以确保信号的平衡传输。

2. 差分线长度匹配：差分线的长度差异会导致信号的相位差，从而影响信号的准确性和稳定性。因此，在布线过程中，应尽量使差分线的长度保持一致，以确保信号的同步传输。

3. 差分线与其他信号线的间隔：为了避免干扰，差分线应与其他信号线保持一定的间隔。特别是与高频信号线、时钟线等应尽量保持一定的距离，以减小相互之间的电磁干扰。

4. 差分线与地线的间隔：差分线与地线之间的间隔也需要特别注意。过大的间隔会增加信号线的阻抗，影响信号的传输质量；而过小的间隔则容易导致信号与地线之间的串扰干扰。因此，在实际设计中，应根据具体情况合理设置差分线与地线的间隔。

5. 差分线的屏蔽与接地：为了进一步降低差分线的干扰，可以采用屏蔽措施。常见的做法是在差分线周围设置屏蔽层，并将屏蔽层接地，以消除外部电磁干扰对信号的影响。

6. 差分线的阻抗匹配：差分线的阻抗匹配是保证信号传输质量的关键。在设计中，应根据差分线的特性和设计要求，选择合适的阻抗值。常见的阻抗匹配方式有微带线和差分对线，设计时需要注意保持差分线的阻抗匹配。

三、实践案例

为了更好地理解Allegro差分线设置规则的实际应用，我们以USB差分线设计为例进行说明。

1. 差分线对称布局：USB差分信号线D+和D-应该保持对称布局，并且在PCB布局中尽量保持相同的长度和宽度。

2. 差分线长度匹配：USB差分线的长度应尽量保持一致，通常可以通过对差分线做延长或缩短的处理来实现长度匹配。

3. 差分线与其他信号线的间隔：USB差分信号线应与其他信号线，如时钟线、数据线等保持一定的间隔，以减小相互之间的干扰。

4. 差分线与地线的间隔：USB差分信号线与地线之间的间隔应根据具体情况合理设置，既要考虑信号的质量，又要避免串扰干扰。

5. 差分线的屏蔽与接地：为了降低外部电磁干扰，可以在USB差分线周围设置屏蔽层，并将屏蔽层接地，以提高信号的抗干扰能力。

6. 差分线的阻抗匹配：USB差分线的阻抗匹配通常采用差分对线的方式，阻抗值一般为90欧姆，以确保信号的准确传输。

结论：

Allegro差分线设置规则在电路设计中起到了重要的作用，通过合理的差分线设置可以提高信号传输的质量和稳定性。本文从理论和实践两个角度介绍了Allegro差分线设置的规则和实践案例，希望对读者在实际设计中有所帮助。在具体设计中，还需要根据实际情况进行适当的调整和优化，以确保差分线的性能达到设计要求。

Allegro约束规则设置步骤

ALLEGRO约束规则设置步骤（以DDR为例）

Dyyxh@pcbtech

tzyhust@

本文是我对约束规则设置方面的一些理解，希望对新手能有所帮助。由于本人水平有限，

错误之处难免，希望大家不吝赐教！

在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好constraint规则，并

将这些规则分配到各类net group上。下面以ddr为例，具体说明这些约束设置的具体步骤。

1．布线要求

DDR时钟: 线宽10mil，内部间距5mil，外部间距30mil，要求差分布线，必需精确匹配差分对走线误差，允许在＋20mil以内

DDR地址、片选及其他控制线：线宽5mil，内部间距15mil，外部间距20mil，应走成

菊花链状拓扑，可比ddrclk线长1000－2500mil，绝对不能短

DDR数据线，ddrdqs，ddrdm线：线宽5mil，内部间距15mil，外部间距20mil，最好在

同一层布线。数据线与时钟线的线长差控制在50mil内。

2．根据上述要求，我们在allegro中设置不同的约束

针对线宽（physical），我们只需要设置3个约束：DDR_CLK, DDR_ADDR, DDR_DATA

设置好了上述约束之后，我们就可以将这些约束添加到net上了。点击physical rule set

中的attach……，再点击右边控制面板中的more，

弹出对话框

如上图所示，找到ckn0和ckp0，点击apply，则弹出

选中左边列表中的NET_PHYSICAL_TYPE, 在右边空格内输入DDR_CLK, 点击apply，

弹出

即这两个net已经添加上了NET_PHYSICAL_TYPE属性，且值为DDR_CLK.

类似的，可以将DDR数据线，数据选通线和数据屏蔽线的NET_PHYSICAL_TYPE设

为DDR_DATA, DDR地址线，片选线，和其他控制线的NET_PHYSICAL_TYPE设为

Allegro中设置差分对

1）pair 名称：

Allegro菜单点击logic-->Assign differential pair，在net filter 中选择所要设的net1,net2, 或直接在board file 中点选net,在Rule Name 中key 入pair 名称﹐点右下方的Add 后会自动增加到上方的Rule

Selection Area 中﹐可以点Modify或Delete 来修改或删除所设的pair.

2）设置差分线规则类型

给pair 定义一个net spacing type property(规则类型),如CLK-CLK：点Attach property, net...,注意find

窗口中选property 而非net,再点more...,从左边选取先前设的pair,如CK0R-CK0R,点apply﹐ 在弹出的对话框中点net_spacing_type﹐在右边的value 值中输入CLK-CLK。

3）设置差分线规则参数

set net spacing constrains values , 设定走线线距规则参数值：点constraints 窗口的spacing rule set

下的set values,在出现的对话框中右边空格输入CLK-CLK, 点add 增加到constraint set name 栏。然后按guideline 设定各项spacing.¯ line to line 指的是此对pair 和其它线的间距。

注1： Length Tolerance indicates the amount of tolerance allowed between the total length or delay

of the two nets. (两net 之间的误差范围)

注2：Primary Max Sep indicates the maximum edge to edge spacing between a differential pair. (指该pair 本身的间距)

allegro渐变线参数

在Allegro PCB设计软件中，渐变线（也称为差分对或 differential pair）是指两个走线，它们在电气特性上被设计成一起工作，以传输差分信号。差分信号是一种双绞线信号，其中两个信号线的电压相位相差180度，通常用于高速通信和模拟信号传输，以减少噪声和干扰。

在Allegro中设置差分线时，需要考虑以下几个关键参数：

1. 差分对名称（Pair Name）：为差分对分配一个唯一的名称，以便在设计中识别和管理。

2. 网络（Net）：选择构成差分对的两个网络，这两个网络将在物理上由一对走线表示。

3. 差分规则（Differential Rule）：设置差分对的基本规则，包括差分对之间的间距（Primary Max Sep）和长度容差（Length Tolerance）等。

4. 走线模式（Routing Mode）：选择如何布设差分对，通常有自动布线（Automatic）和手动布线（Manual）两种模式。

5. 差分对属性（Differential Pair Properties）：包括差分对之间的电气特性和行为，如阻抗匹配、布线规则等。

6. 约束设置（Constraint Settings）：定义差分对的布线约束，如线宽、线间距、走线角度等。

7. 差分对对齐（Pair Alignment）：控制差分对走线在板上的对齐方式，以确保信号的稳定传输。

8. 差分对之间的间距（Spacing Between Pairs）：设置差分对之间以及差分对与其它走线或对象之间的最小间距。

9. 走线颜色（Trace Color）：为了更好的视觉区分，可以为差分对设置不同的颜色。

差分线布线规则设置

Allegro 15.x 差分线布线规则设置

Doc Scope : Cadence Allegro 15.x

Doc Number : SFTCA06001

Author : SOFER

Create Date : 2005-5-30

Rev : 1.00

SOFER TECHNOLOGY

SOFER TECHNICAL FILE 上海索服电子科技有限公司

Allegro 15.x 差分线布线规则设置

文档内容介绍：

1. 文档背景 ............................................................................. 3

2. Differential Pair信号介绍..................................................... 3

3. 如何在Allegro中定义Differential Pair属性............................. 4

4. 怎样设定Differential Pair在不同层面控制不同线宽与间距........ 8

5. 怎样设定Differential Pair对与对之间的间距.......................... 11

1. 文档背景

a) 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线

大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。

b) 差分线一般都需要做阻抗控制，特别是要在多层板中做的各层的差分走线阻抗都

下载提示

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

allegro差分线设置规则

合集下载

Allegro约束规则设置步骤

Allegro中设置差分对

allegro渐变线参数

差分线布线规则设置

文档推荐

最新文档