4位二进制加法器解析
- 格式：doc
- 大小：288.00 KB
- 文档页数：12
《电工与电子技术基础》课程设计报告
题 目 四位二进制加法计数器
学院（部） 汽车学院
专 业 汽车运用工程
班 级 22020903
学生姓名 郭金宝
学 号 2202090310
06 月 12 日至 06 月 22 日 共 1.5 周
指导教师（签字）
评 语
评审人:
四位二进制加法器
一.技术要求
1.四位二进制加数与被加数输入
2.二位显示
二.摘要
本设计通过逻辑开关将A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被加数输入到超前进位加法器74LS283中进行四位二进制相加，将输出信号S4,S3,S2,S1和向高位的进位C1输入一个译码器译码。再将输出信号X4,X3,X2,X1和Y4,Y3,Y2,Y1分别输入一个74LS247型的七段显示译码器译码，最后分别接一个BS204数码管进行二位显示。
关键字：74LS283 74LS247 BS204
三.总体设计方案的论证及选择
1.加法器的选取
加法器有两种，分别是串行进位加法器和超前进位加法器。串行进位加法器由全加器级联构成，高位的运算必须等到低位加法完成送来进位时才能进行。它虽然电路简单，但运算速度较慢，而且位数越多，速度就越慢。T692型集成全加器就是这种四位串行加法器。超前进位加法器由逻辑电路根据输入信号同时形成各位向高位的进位。使各位的进位直接由加数和被加数来决定，而不需依赖低位进位，这就省去了进位信号逐级传送所用的时间，所以这种加法器能够快速进位。因为它的这个优点我们选取超前进位加法器。超前进位加法器的型号有多种，由于我们是非电专业，对电子器件的选取要求不高，为使设计简单所以选74LS283型加法器。
2.译码器的选取
译码器的功能是将二进制代码（输入）按其编码时的原意翻译成对应的信号或十进制数码(输出)。译码器是组合逻辑电路的一个重要器件，其可以分为：变量译码和显示译码两类。译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。在显示译码器的选择上有七段译码器和八段译码器。此处选用七段译码器，可供选择的译码器有74LS247,74LS47,74LS248,74LS48四种种选法，74LS247,74LS47的引脚排列分别与74LS248,74LS48的引脚排列一模一样，两组的功能也差不多。但74LS247，74LS47控制共阳极数码管，74LS248，74LS48控制共阴极数码管。最终选取74LS247译码器。
3.数码管的选取
数码管的显示方式一般有三种：字型重叠式，分段式和点阵式。目前以分段式应用最为普遍，分段式数码管可分为七段显示数码管和八段显示数码管，八段显示数码管比七段显示数码管多一个发光二极管单元（多一个小数点显示）；按能显示多少个“8”可分为1位、2位、4位等数码管；按发光二极管单元连接方式分为共阳极显示器（发光二极管的阳极都接在一个公共点上）和共阴极显示器（发光二极管的阳极都接在一个公共点上，使用时公共点接地）。此处选七段发光二极管（LED）显示器，LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要有译码功能，还要有相当的驱动能力。上述选取的74LS247译码器，为了与该译码器配用，因此选取BS204数码管。
四.设计方案的原理框图，总体电路图，接线图及说明
总体原理图
总体接线图
加
法
器
译
码
器 译码器
译码器
五.单元电路设计，主要元器件选择与电路参数计算
1.逻辑开关
本设计中共用到8个逻辑开关，图示四个逻辑开关用来控制加数A3，A2，A1，A0的输入，同理，被加数的输入也如下图所示用到四个逻辑开关。不再作图说明
2.加法器设计
74LS283型加法器设有两组数据输入端A3,A2,A1,A0，B3,B2,B1。将信号求和后，求和信号分别由S4,S3,S2,S1及C1输出。图中输入端A3,A2,A1,A0和B3,B2,B1,B0分别接一个逻辑开关。
74LS283型加法器是由超前进位电路构成的快速进位的4 位全加器电路，可实现两个四位二进制数的全加。其集成芯片引脚图如上图所示。这种加法器通过逻辑电路根据输入信号同时形成各位向高位的进位。使各位的进位直接由加数和被加数来决定，而不需依赖低位进位，这就省去了进位信号逐级
传送所用的时间，所以这种加法器能够快速进位。
74LS283型加法器引脚图
3.译码器设计
（1）本设计所用译码器为五输入，八输出。它的功能是将通过超前进位二进制并行加法器运算得到的和数及进位数译成两组8421码输出
十进制数 输 入 输 出
C1
S4
S3
S2
S1
Y4
Y3
Y2
Y1
X4
X3
X2
X1
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0
1
1
1
1
1
1
1 0
0
0
0
1
1
1
1
0
0
0
0
1
1
1 0
0
1
1
0
0
1
1
0
0
1
1
0
0
1 0
1
0
1
0
1
0
1
0
1
0
1
0
1
0 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0
0
0
1
1
1
1
1 0
0
0
0
0
0
0
0
1
1
0
0
0
0
0 0
0
0
0
1
1
1
1
0
0
0
0
0
0
1 0
0
1
1
0
0
1
1
0
0
0
0
1
1
0 0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30 0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1 1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1 1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1 1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1 1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0 0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1 1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
1 0
0
0
1
1
0
0
0
0
0
0
0
0
1
1
0 1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
0 0
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0 1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
（2）74LS247型七段显示译码器的设计
74LS247型七段显示译码器的主要功能是把8421BCD码译成对应于数码管的7个字段信号并驱动数码管，显示出相应 的十进制数码。
A3,A2,A1,A0是8421BCD码的4位 输入信号，a,b,c,d,e,f,g是七段译码器输出信号，LT，RBI，BI为控制端。灯测试输入端LT：当LT=0，BI＝1时，无论A3~A0为何种状态，a,b,c,d,e,f,g的状态均为0，数码管七段 全亮，显示“8”字形，用以检查七段显示器各字段是否能正常工作。 灭零输入端RBI：当RBI＝0时，且LT＝1，BI＝0时，若A3～A0的状态均为0，则所有光段均灭，在数字显 示中用以熄灭不必要的0。灭灯输入/灭零输出端BI：当BI＝0时，无论LT，RBI及数码输入A3～A0状态如何，输出a,b,c,d,e,f,g均 为1，七段全灭，不显示数字；当BI＝1时，显示译码器正常工作。
