计算机系统结构随书 清华大学出本社 PPT课件

1 27 27 1 N (1 2 23) 2 2 2
即：
2
129
N (1 2
23
)2
127
1位
1位
7位
23 位
mf
ef
e
m
注：mf 为尾数的符号位，ef 为阶码的符号位，e 为阶码的值，m 为尾数的值。
• 规格化最大正数： 0111 1111 1111 1111 1111 1111 1111 1111 • 规格化最小正数： 0000 0000 0100 0000 0000 0000 0000 0000 • 规格化最大负数： 1000 0000 0100 0000 0000 0000 0000 0000 • 规格化最小负数： 1111 1111 1111 1111 1111 1111 1111 1111
1 ( p 1) 当rm＝2时，有： (2, p) 2 2 p 2
5. 浮点数的表数效率
• 浮点数是一种冗余数制(Redundat Number System) • 浮点数的表数效率定义为：
可表示的规格化浮点数个数 2(rm 1) rm p 1 2 req 1 全部浮点数个数 2 rm p 2 req
2.1.3
浮点数格式设计
1. 浮点数格式设计的主要问题
在表示浮点数的6个参数中，只有尾数基值rm、尾数长 度p和阶码长度q与表数范围、表数精度和表数效率 有关
N rm
re 1
q
(r
m,
p)
rm
1 2
( p 1)
rm 1 (rm) rm
在字长确定的情况下，如何选择尾数基值rm， 使表数范围最大、表数精度和表数效率最高

PU1 DS1 MM1
CU IS PU2 DS2 MM2
SIMD
PUn DSn MMn
3.MISD多指令流单数据流
DS
MM1 MM2
IS1 CU1 IS1 PU1 IS2 CU2 IS2 PU1
MMn
ISn CUn ISn PU1
DS
4.多指令流多数据流MIMD计算机的体系结构：
CU1 IS1 PU1 DS1 CU2 IS2 PU1 DS2
i=1
n
CPU时间(T)=时钟周期长度* (CPIi*Ii )
1.1.4.3 汉德勒(Händler)分类法
1. 根据并行度和流水线提出的一种分类法。 2. t(系统型号)=(k,d,w)
➢ 程序控制部件(PCU)的个数k； ➢ 算术逻辑部件(ALU)或处理部件(PE)的个数d； ➢ 每个算术逻辑部件包含基本逻辑线路(ELC)的套数w，如加法器位
数 3. t(系统型号)＝(k×k’,d×d’,w×w’) ：有流水线
解：由题意可知：Fe=0.4, Se=10，根据Amdahl定律
1
1
Sn
0.60.4
0Байду номын сангаас6
1.5 4
6
10
例1.2：假设FP指令集中浮点平方根操作FPSQR占整个测试程序执 行时间的20%(fe0)，采用2种不同方法进行改进：
一种方法是采用FPSQR硬件，使FPSQR操作的速度加快到10 倍(Se0)。另一种实现方法是使所有浮点数据指令的速度加快，使 FP指令的速度加快到1.6倍(Se1)，FP指令占整个执行时间的50% （Fe1)。请比较这两种设计方案。采用哪种实现技术来求浮点数 平方根FPSQR的操作对系统的性能影响较大。

第一章 计算机系统结构的基本概念
Amdahl定律可表示为：
Sp = Te / T0
T0= Te(1 – fe + fe /re)
例1：运行60s的程序中， 有20s的运算可加速，则： fe=20/60=33.3%
例2：系统改进后执行程序， 可改进部分花费时间为2s， 改进前改进部分花费时间为 5s,则：re=5/2=2.5
(三) Wolfgan Handler(汉德勒)法 （1977年德国）
➢从硬件设备结构的并行级和流水线的程度分类。
•程序控制部件的个数 。
•算术逻辑运算部件或处理部件的个数 。
•基本逻辑线路的套数。
t(Cray-1)=(1，12×8，64) t(ILLIAC-Ⅳ)=(1，64，64)
计算机系统结构
如RISC机、向量 机
MM
DS
计算机系统结构
Computer Architecture
第一章 计算机系统结构的基本概念
多指令流、多数据流( MIMD )结构
CU1 CS1 PU1 DS1
IS1
CS2
DS2
CU2
PU2
MM IS2
CSn
DSn
ISn
CUn
PUn
IBM 3081/3084、Univac 1100/80，Cray-2等均属这一类型
计算机系统结构
Computer Architecture
第一章 计算机系统结构的基本概念
单指令流、单数据流( SISD )结构
单指令流、单数据流( SISD-Single Instruction stream Single Data stream ) 结构
指令流
IS
控制流

种赋值语句，各种数据类型和数据区，各 种控制语句，过程调用和参数传送，整数 运算和逻辑操作。
VAX-11/780的测试结果为每秒1757个
Dhrystones，即：1VAX MIPS＝1757 Dhrystones/Second
浮点测试程序：Linpack 用FORTRAN语言编写，主要是浮点加法
在计算机发展的早期，用加法指令的运算速度来衡量 计算机的速度。通常：加、减法50％，乘法15％， 除法5％，程序控制15％，其他15％
例2： 我国最早研制的小型计算机DJS-130，定点
16位，加法每秒50万次，但没有硬件乘 法和除法指令,用软件实现乘法和除法， 速度低100倍左右。求等效速度。
解： 定点等效速度为：
设： 硬件设计费为Dh软件设计费为Ds 硬件拷贝费为Ch软件拷贝费为Cs R为软件重复出现次数（占用内存、占
用介质） 当台数为V时，每台的硬件费用和软件费用 之比为：
（ Dh Ch ）：（ Ds R Cs ）
V
V
学习总结
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
等效指令速度 MIPS 1/ （ 0.80 0.20 ） 0.02 MIPS 0.5 0.5 / 100
即每秒2万次，由于乘法和除法用软件实现， 等效速度降低了25倍。
例3：
假设在程序中浮点开平方操作FPSQR的 比例为2％，它的CPI为100；其他浮点 操作FP的比例为23％，它的CPI＝ 4.0； 其余75％指令的CPI＝1.33，计算该处理 机的等效CPI。如果FPSQR操作的CPI也 为4.0，重新计算等效CPI。

• 计算机的更新换代
– 第一代：电子管计算机 – 第二代：晶体管计算机
硬件设计公理： 越小越快
– 第三代：中小规模集成电路
– 第四代：大或超大规模集成电路
– 第五代：VLSI(甚大规模集成电路)
计算机性能的大幅度提高和更新换代，一方面依靠 器件的不断更新，同时也依赖系统结构的不断改进。
30
二 按计算机系统成本分类
• 是对计算机系统中各机器级之间界面的划 分和定义，以及对各级界面上、下的功能 进行分配
– 1964年，IBM/360系列机的总设计工程师G.M. Amdahl、G.A. Blauw、F.P. Brooks等人提出。 也称体系结构。
– 是从程序员的角度所看到的系统的属性，是 概念上的结构和功能上的行为
• 1.2.2 计算机系统的设计方法
• ---软硬件舍取的基本原则 • ---计算机系统设计者的主要任务 • ---计算机系统设计的基本方法 （三种）
• 计算机语言：是用以描述控制流程的、 有一定规则的字符集合
– 语言不是专属软件范畴，可以介属于计算机 系统的各个层次，具有不同作用
4
1.1.1计算机系统的多级层次结构
从使用语言的角度上，将计算机系统 看成按功能划分的多级层次结构
机器、汇编、高级、应用语言
低级
高级
后者比前者功能更强、使用更方便；
而前者是后者发展的基础，在单条指令的 执行速度相比较，前者更快。
•第1章 •第2章 •第3章 •第4章 •第5章 •第6章
计算机系统设计基础 数据表示与指令系统性能分析 流水技术和向量处理 阵列计算机 多处理机系统 数据流计算机
1
第1章 计算机系统设计基础
• 1.1 计算机系统的基本概念 • 1.2 计算机系统的设计技术 • 1.3 计算机系统的性能评价 • 1.4 计算机系统结构的发展

ABCD
理解指令集体系结构、处 理器设计、存储系统、输 入输出系统的基本原理和 设计方法。
培养学生对计算机体系结 构领域的兴趣和热情，为 未来的学习和工作打下坚 实的基础。
CHAPTER
02
计算机体系结构概述
计算机体系结构定义
计算机体系结构是指计算机系统的整 体设计和组织结构，包括其硬件和软 件的交互方式。
CHAPTER
06
并行处理与多核处理器
并行处理概述
并行处理
指在同一时刻或同一时间间隔内 完成两个或两个以上工作的能力
。
并行处理的分类
时间并行、空间并行、数据并行和 流水并行。
并行处理的优势
提高计算速度、增强计算能力、提 高资源利用率。
多核处理器
1 2
多核处理器
指在一个处理器上集成多个核心，每个核心可以 独立执行一条指令。
间接寻址
间接寻址是指操作数的有效地址通过寄存器间接给出，计算机先取出 寄存器中的地址，再通过该地址取出操作数进行操作。
CHAPTER
04
存储系统
存储系统概述
存储系统是计算机体系结构中 的重要组成部分，负责存储和 检索数据和指令。
存储系统通常由多个层次的存 储器组成，包括主存储器、外 存储器和高速缓存等。
《计算机体系结构》ppt 课件
CONTENTS
目录
• 引言 • 计算机体系结构概述 • 指令系统 • 存储系统 • 输入输出系统 • 并行处理与多核处理器 • 流水线技术 • 计算机体系结构优化技术
CHAPTER
01
引言
课程简介
计算机体系结构是计算机科学的一门核心课程，主要研究计算机系统的基本组成、组织结构、工作原 理及其设计方法。

（2）I/O中断
中央处理器按程序规定的顺序执行指令，当中央处理器执 行到一条“启动外设（启动I/O）”指令时，就按指令中给定的 参数启动指定的设备，并把设备的控制权交给输入输出控制系 统。由输入/输出控制系统控制外围设备与主存储器之间的信息 传送，外围设备独立工作，不再需要中央处理器的干预，于是 中央处理器可以继续执行其他程序。（中央处理器和外设便可 以并行工作）
2.2.1 计算机系统的硬件环境之并行工作
1、CPU与外设并行工作的I/O中断（P17） 在现代通用计算机系统中，输入/输出控制系统负责完成外围设备与
主存储器之间的信息传送。 （1）CPU与外设并行工作
各种外设连接到相应的设备控制器上，通过通道把设备控制器连接 到公共的系统总线上，这种结构允许CPU与外设并行工作。
这些寄存器都是处理器的工作寄存器，当处理器执行程序时， 每次从主存储器中读出一条指令，并把它存入“指令寄存器”中， 然后分析指令，根据指令中指定的地址，从主存储器读出操作数， 存入“通用寄存器”，根据指令中的操作码，对操作数进行运算， 并将所得的结果或暂存在通用寄存器中或存储到主存储器中，利用 控制寄存器来保证各程序交替占用处理器时能正确执行，保证系统 安全。
但由于外围设备是由中央处理器根据程序的要求而启动的， 故当外围设备工作结束后，应反馈该设备的工作情况，形成一 个“输入/输出操作结束的事件”，由中断完成，硬件识别该事 件后就急触发一个I/O中断，并暂停当前占用中央处理器的程序 的执行，让操作系统的处理程序来处理这个“输入/输出操作结 束”事件，操作系统进行分析后就可以知道该外围设备的工作 情况，从而确定启动该外围设备的程序的工作状态。
▪ 如果没有找到，就从主存中读取，同时把这个数据复制到高速 缓存中

取指令 k
分析 k 取指令 k+1
执行 k 分析 k+1 取指令 k+2
执行 k+1 分析 k+2
执行 k+2
二次重叠执行方式
2020/2/6
8
先行控制方式的原理
1.采用二次重叠执行方式必须解决两个问题：
(1)有独立的取指令部件、指令分析部件和指令执行部件 把一个集中的指令控制器，分解成三个独立的控制器： 存储控制器、指令控制器、运算控制器。
DI

L1 (t 2

t2
t1)

9 (4 1) 4

7
2020/2/6
27
缓冲深度的设计方法（续）
3.先行指令缓冲栈的工作时间关系
工作周期
1 2 3 4 5 6 7 8 9 10
指令分析器的指令序列 k+1 k+2 k+3 K+4 K+5 K+6 K+7 K+8 k+9 空
2020/2/6
23
缓冲深度的设计方法
以静态分析为主，通过模拟来确定缓冲深度。 1.先行指令缓冲栈的设计
考虑两种极端情况：假设缓冲深度为DI (1)先行指令缓冲栈已经充满
指令流出的速度最快，例如连续分析RR型指令，设这种指令序列的最 大长度为L1，平均分析一条这种指令的时间为t1。
指令流入的速度最慢，设平均取一条指令的时间为t2。从主存储器中取 到先行指令缓冲栈中的指令条数是L1－DI条。
执行 k+1 分析 k+2
执行 k+2 分析 k+3
执行 k+3
2020/2/6

1KB＝210Ｂ＝1024Ｂ 1MB＝210KB＝1024KB＝220Ｂ 1GB＝210MB＝1024MB＝230B 1TB＝1024GB＝240Ｂ
字(Word)：字由若干字节构成(一般为字节的整数倍)， 如16位、32位、64位等。
内存储器的访问过程
存储器的访问过程：向[0001]单元写数据
地址0001 控制:写
清华大学出社第二章计算 机基础知识(ppt)
（优选）清华大学出社第 二章计算机基础知识
计算机系统的组成
中央处理 器（CPU）
运算器、控制器、寄存器
计
算
计 算 机
机 硬 件
系
统
存储器
输入 设备 输出 设备
内存 外存
随机存储器（RAM） 只读存储器（ROM）
软盘、硬盘、光盘、U盘
键盘、鼠标、扫描仪
显示器、打印机、投影仪
计算 机软 件
系统 软件
应用 软件
操作系统、语言处理程序、数据库管理系 统、服务程序
应用软件包、用户程序
2.1.1 计算机硬件系统的组成
主机
输出设备 外设
外存设备
输入设备 网络设备
冯.诺依曼体系结构
冯.诺依曼确立了至今仍然沿用的计算机体系结构，提出了存储的
概念，将数据和指令一起存储。这个概念被誉为“计算机发展史上 的一个里程碑”，标志着现代电子计算机时代的真正开始。
冯.诺依曼计算机的特征
计算机内信息（数据和控制信息）用二进制表示
“逢二进一”：1+0=1，1+1=10，0+0=0 特点：可行性、简易性、逻辑性、可靠性、不直观
计算机硬件由五大部分组成
控制器、运算器、存储器、输入设备、输出设备

2013-8-19 21
单发射处理机的指令流水线时空图 1 IF 2 ID IF 3 4 5 6 时钟 周期 EX WR ID EX WR IF ID EX WR
I1 I2 I3
指令
2013-8-19
22
来自指 令Cache IF ID
FA1 FA2 FA3 浮点加法部件 MD1MD2MD3 乘除法部件 AL 定点ALU部件 LS 取数存数部件 WR 通用寄存器 后行写数栈
K: R0=R1*R4
K+1: K+2: K+3: K+4: K+5:
2013-8-19
R6=R5+1 R2=R0*R3 R3=R4-1 R2=R5 ……
RAW WAR WAW
9
5.3.2 控制相关
指由条件分支指令、转子程序指令、中断等 引起的相关。 1、无条件转移指令 利用专用指令分析器解决 2、一般条件转移 影响较小 3、复合条件转移 影响较大
超标量、超流水、超标量超流水处理机的主要性能
2013-8-19 16
5.4.1 基本结构
一般流水线处理机： 一条指令流水线， 一个多功能操作部件，每个时钟周期 平均执行指令的条数小于1。 多操作部件处理机： 一条指令流水线， 多个独立的操作部件，操作部件可以 采用流水线，也可以不流水。多操作 部件处理机的指令级并行度小于1。
5.5 超流水线处理机
5.5.1 指令执行时序
5.5.2 典型处理机结构
5.5.3 超流水线处理机 性能
2013-8-19 34
5.5 超流水线处理机
两种定义： 一个周期内能够分时发射多条指令的 处理机称为超流水线处理机 指令流水线有8个或更多功能段的流水 线处理机称为超流水线处理机 提高处理机性能的不同方法： 超标量处理机是通过增加硬件资源为 代价来换取处理机性能的 超流水线处理机则通过各硬件部件充 分重叠工作来提高处理机性能 两种不同并行性： 超标量处理机采用的是空间并行性 超流水线处理机采用的是时间并行性