下载文档原格式
微型脉冲供电式光电倒置开关的检测系统中北大学电子测试技术国家重点实验室 武晓栋 郑 宾 王 薇 张 华 王 峰 孔祥斌【摘要】针对放入式电子测压器在测试火炮膛压时，内部的微型脉冲供电式光电倒置开关无法正常上电的问题，设计了倒置开关的检测系统，验证了倒置开关的可靠性。
该检测系统由CPLD控制A/D转换器的数据采集和外部闪存的存储，将采集的数据传输到计算机中进行分析处理。
试验证明，该检测系统在高温、常温和低温任意一个需要测试的环境满足信号的采样频率，并根据信号参数验证倒置开关的可靠性。
该检测系统精确度高，成功证明了倒置开关的微功耗和高可靠性，对放入式电子测压器的正常工作具有重要的意义。
【关键词】倒置开关；存储测试；CPLD；检测系统1.引言存储测试系统是完成特殊环境下测试而设计的电子系统,它可在高温、高压、强冲击振动、高过载等恶劣环境下自动完成被测信息的实时采集与存储记忆。
由于工作环境恶劣，要求测试系统具有微体积、微功耗、高可靠性等性能。
例如在火炮膛压测试中，由中北大学研制的放入式电子测压器随弹药保高温（+55℃）或低温（-40℃）或常温（+20℃）达48小时，当弹药进行射击实验前将弹体向下姿态倒置，这时内部开关倒置使测压器上电工作，在火炮膛压测试结束后放入式电子测压器又自动转入数据保持状态维持低功耗，读出数据后自动断电，实现放入式电子测压器的微功耗。
微型脉冲供电式光电倒置开关是放入式电子测压器实现低功耗的关键部件。
但在试验中仍然存在由于倒置开关不能正常对放入式电子测压器上电控制而使火炮膛压测试试验失败的例子。
针对上述问题，本文设计了微型脉冲供电式光电倒置开关信号的检测系统，通过倒置开关输出信号的特征分析，对倒置开关的可靠性进行考核。
2.微型脉冲供电式光电倒置开关微型脉冲供电式光电倒置开关由光电控制模块和CPLD控制模块组成。
光电控制模块包括红外发光二极管和光敏三极管，它们固定在同一个对光基线的壳体上，壳体的内腔中装有小钢球，红外发光二级管与光敏三极管之间形成光通路，小钢球对光通路的打开与隔断，实现了开关导通或者断开。
基于CPLD的PCI数据采集系统设计高立兵（甘肃有色冶金职业技术学院,甘肃金昌 737100 ）摘要：本文对基于CPLD（Complex Programmable Logic Device）的PCI（Peripheral Component Interconnect）数据采集系统的技术进行了探讨和研究。
本文包括硬件电路设计和驱动测试软件编写两部分，硬件电路根据软件发出的指令执行采集和传输存储操作，而测试软件平台则驱动硬件电路以实现对数据的管理。
在WINDOWS平台模块的WDM设备驱动程序开发方面，对WINDOWS平台的WDM驱动程序进行研究，利用PLXMON编写了驱动程序和测试程序，对所编写的软件进行调试，测试结果满足设计需要。
关键词：数据采集；PCI总线；CPLD；WDM中图分类号：TP271.1 文献标识码：ADesign of the PCI Bus High-Speed DataAcquisition System Based on CPLDLu-Rong(Gansu Vocational & Technical College of Nonferrous Metallurgy,Jinchang,737100) Abstract:This paper is mainly about the discussion and study of the PCI data acquisition system based on CPLD.The paper includes two parts: hardware circuits and driver testing software.Hardware circuits acquire and transmission and storage data according to the instructions of software, and testing software platform is to drive the hardware circuit to realize the data management. In the aspect of exploring of WDM device driver program, we study the work theory of the WDM driver program deeply, and programmed the driver program and testing program using the third party software PLXMON. The programmed software is tested and the testing results are satisfied with designing need.Key words:Data Acquisition; PCI Bus; CPLD; WDM0.引言计算机技术的高速发展为人们利用现代数字信号处理技术高速大量地处理信息提供了有效手段，而数据采集技术在其中起关键性的作用。
第27卷第2期2006年3月 微计算机应用MICROCOMPU IER A PPL ICA TIONSVol.27No.2 Mar.2006本文于2004-04-02收到。
基于CPLD 的EPP 并行接口设计李振杰 刘宁宁 米立红(北京军区通信训练大队 北京 100093)摘 要:详细介绍了一种在CPLD 控制下实现的微型机EPP 并行接口设计方案。
CPLD 的接口时序逻辑控制功能采用状态机工作方式实现,并给出了用V HDL 编写的主要源代码。
通过调试,该方案已成功应用于作者所开发的传感器数据采集系统,达到了良好的工程应用效果。
关键词:CPLD EPP 并口 VH DLThe Design of EPP P arallel Interface B ased on CPLDL I Zhenjie ,L IU Ningning ,MI Lihong(A Military Unit of Communication in BeiJing Military Area ,BeiJing ,100093)Abstract :This paper provides a scheme of EPP parallel interface controlled by CPLD.State -machine is used to implement the timing logic in CPLD ,and the main codes written by V HDL language are given.After testing ,this scheme was used suc 2cessfully in data acquisition system of sensors developed by author ,and get a good result in practical application.K eyw ords :CPLD ,EPP 并口,V HDL自从1981年PC 开始盛行以来,并行端口逐渐成为众多外围设备中最通用的接口方式之一,并且持久不衰。
基于CPLD的PWM控制电路设计基于CPLD的PWM控制电路设计引言脉冲宽度调制（PWM）是一种经典的电路设计技术，它广泛应用于各种应用场合，如电机控制、光照控制、电源管理等领域。
而CPLD作为一种可编程逻辑器件，它的灵活性和可定制性，为PWM控制电路的设计提供了更加便利的条件。
本文将详细介绍基于CPLD的PWM控制电路的设计过程。
CPLD概述CPLD全称为可编程逻辑器件（Complex Programmable Logic Device），它是一种可编程的数字逻辑器件。
它是一种硬件逻辑电路，可以处理由许多逻辑门组成的电路。
CPLD具有灵活性、可编程性高、集成度高等优点，CPLD的设计逻辑通常使用硬件描述语言（HDL）进行设计。
PWM技术PWM即脉冲宽度调制技术，它通过调整脉冲的宽度来控制输出信号的平均值。
PWM输出信号的平均值可以通过调整脉冲占空比来实现，占空比越大，则输出信号平均值越大。
PWM控制电路设计下面，我们将介绍基于CPLD的PWM控制电路设计的过程。
第一步：信号输入电路设计在PWM控制电路的设计中，需要将控制信号输入到CPLD 芯片的管脚。
因此，设计中应包含输入信号电路。
输入信号电路应当对输入信号进行滤波处理，确保输入信号的稳定性和可靠性。
第二步：逻辑分析在PWM控制电路中，需要通过逻辑运算实现对PWM输出信号的控制。
通过定义PWM输出的占空比，可以实现对输出波形的控制。
因此，在设计中需要进行逻辑分析，确定正确的逻辑构架。
第三步：使用HDL进行设计在确定好逻辑分析后，接下来需要使用HDL进行具体的设计。
通过HDL描述逻辑电路的结构，并最终将HDL编程烧录到CPLD芯片中，实现PWM输出的控制。
第四步：输出电路设计在PWM控制电路的设计中，需要设计输出电路将PWM 输出信号输出到目标设备中。
为了确保输出信号的稳定性和准确性，输出电路应当使用驱动电路来保证PWM输出信号的电平转换和电流放大。
基于CPLD的LVDS数据传输系统的设计与研究郭鹏翔;祖静;尤文斌【摘要】In order to solve the high-speed signal processing and transmission bottlenecks in data transfer speed distance problems, a CPLD-based high-speed LVDS bus data transfer system is designed, constructed a kind of LVDS chips, drives and high-speed adaptive equalizer for the based transmission system, the introduction of chip FIFO （FIFO） as a data buffer, the system using XILINX CPLD real-time control and monitoring, and fully taking into account that there is no synchronization of data transmission should take effective measures. Internal control procedures designed and implemented using VHDL language, reducing system complexity and cost, improved system integration and stability. Modelsim software application designed system was timing simulation, the simulation results obtained verify the design requirements.%为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题,设计并实现了一种基于CPLD的LVDS总线高速数据传输系统,构建了一种以LVDS芯片、高速驱动器,以及自适应均衡器为基础的传输系统,引入先进先出芯片（FIFO）作为数据缓冲,利用XILINX CPLD对系统进行实时控制与监测,并且充分考虑到数据传输过程出现不同步时应该采取的有效措施。
