具有整点报时功能的可校时数字钟

简易数字钟设计摘 要 本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优缺点后，选择了其中较优的一个方案，进行由上而下层次化的设计，先定义和规定各个模块的结构，再对模块内部进行详细设计。

详细设计的时候又根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设计，最后将设计好的模块组合调试，并最终在EWB 下仿真通过。

关键词 数字钟，EWB ，74LS160，总线，三态门，子电路一、引言：所谓数字钟，是指利用电子电路构成的计时器。

相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。

在此基础上，还能够实现整点报时，定时报闹等功能。

设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。

二、任务分析：能按时钟功能进行小时、分钟、秒计时，并显示时间及调整时间，能整点报时，定点报时，使用4个数码管，能切换显示。

总体设计本阶段的任务是根据任务要求进行模块划分，提出方案，并进行比较分析，最终找到较优的方案。

方案一、采用异步电路，数据选择器将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换，电路框图如下：该方案的优点是模块内部简单，基本不需要额外的电路，但缺点也很明显，该方案结构不清晰，模块间关系混乱，模块外还需使用较多门电路，不利于功能扩充，且使用了异步电路，计数在59的时候，高一级马上进位，故本次设计不采用此方案。

方案二、采用同步电路，总线结构时钟信号分别加到各个模块，各个模块功能相对独立，框图如下： 显示 切换秒钟分钟 小时 控制1Hz 脉冲信号闹钟该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，本次设计采用此方案。

综上所述，本次设计采用方案二。

秒计数和分计数为60进制，时计数为24进制，为了简化设计，秒和分计数采用同一单元。

数字电路课程设计报告书课题名称 电子秒表电路设计姓 名 学 号院、系、部 物理与电信工程学院 专 业 电子信息工程指导教师2012年 6 月 1日※※※※※※※※※ ※※ ※※ ※※ ※※※※※※※※※2010级学生数字电路 课程设计自动电子钟的设计1 设计目的（1）熟练电路仿真软件Multisim 10.0的使用。

（2）巩固所学的理论知识与实践技能。

（3）提高电路布局、布线和检查以及排除故障的能力。

（4）初步学习工程设计的基本技能。

（5）培养学生查阅技术资料的能力以及综合运用所学理论知识和实践知识独立完成课题的工作能力。

2 设计思路（1）设计秒信号产生电路。

（2）设计计时显示电路。

（3）设计校时电路。

（4）设计清零电路。

（5）设计整点报时电路。

3 设计过程3.1方案论证如图 3.1所示，秒信号产生电路可用振荡器和分频器共同产生，由于在Multisim10.0软件中，“时间”要比实际的时间慢得多，所以在仿真电路里，为了更加清楚地看到实验现象，就用电压时钟脉冲产生器代替秒信号发生器。

3.2电路设计（1）秒脉冲信号发生器的设计秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。

由振荡器与分频器组合产生秒脉冲信号。

振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。

分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，二是提扩展电路所需要的信号，选用三片74LS90进行级联，因为每片为1/10分频器，三联好获得1Hz标准秒脉冲。

其电路图如下：图3.2 秒信号发生电路（2）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。

实现这两种模数的计数器采用中规模集成计数器74LS90构成。

60进制计数器：由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。

两片74LS90按反馈清零法串接而成。

大连理工大学本科实验报告题目：数电课设——多功能数字钟课程名称：数字电路课程设计学院（系）：电信学部专业：电子与通信工程班级：学生姓名： ***************学号：***************完成日期：成绩：2010 年 12 月 17 日题目：多功能数字时钟一．设计要求1)具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）2)具有手动校时校分功能3)具有整点报时功能，从59分50秒起，每隔2秒钟提示一次4)具有秒表显示、计时功能（精确至百分之一秒），可一键清零5)具有手动定时，及闹钟功能，LED灯持续提醒一分钟6)具有倒计时功能，可手动设定倒计时范围，倒计时停止时有灯光提示，可一键清零二．设计分析及系统方案设计1. 数字钟的基本功能部分，包括时、分、秒的显示，手动调时，以及整点报时部分。

基本模块是由振荡器、分频器、计数器、译码器、显示器等几部分组成。

利用DE2硬件中提供的50MHZ晶振，经过分频得到周期为1s的时钟脉冲。

将该信号送入计数器进行计算，并把累加结果以“时”“分”“秒”的形式通过译码器由数码管显示出来。

进入手动调时功能时，通过按键改变控制计数器的时钟周期，使用的时钟脉冲进行调时计数（KEY1调秒，LOAD2调分，LOAD3调时），并通过译码器由七位数码管显示。

从59分50秒开始，数字钟进入整点报时功能。

每隔两秒提示一次。

（本设计中以两个LED灯代替蜂鸣器，进行报时）2. 多功能数字钟的秒表功能部分，计时范围从00分秒至59分秒。

可由输入信号（RST1）异步清零，并由按键（EN1）控制计时开始与停止。

将DE2硬件中的50MHZ晶振经过分频获得周期为秒的时钟脉冲，将信号送入计数器进行计算，并把累计结果通过译码器由七位数码管显示。

3.多功能数字钟的闹钟功能部分，通过按键（KEY1，KEY2，KEY3）设定闹钟时间，当时钟进入闹钟设定的时间（判断时钟的时信号qq6,qq5与分信号qq4，qq3分别与闹钟设定的时信号r6,r5与分信号r4,43是否相等），则以LED灯连续提示一分钟。

整点报时数字钟数字钟一、设计任务本任务为：数字钟。

设计任务具体内容如下：1.1 基本设计任务依据命题题意，本设计采用89C51进行24小时计时并显示。

要求其显示时间范围是00：00：00~23：59：59，具备有时分秒校准功能。

数字钟上面要带有闹钟，闹钟与时钟之间能随时切换，闹钟具备时分秒设置功能。

1.2 控制设计任务由于本设计采用手动校准时钟与手动设置闹钟方案，所以要求用较少的按键来达到切换闹钟与时钟、时钟时分秒校准、闹钟时分秒设置等功能。

1.3 软件设计任务数字钟的所有计时都要由软件控制实现。

用软件对几个按键所得信号进行相应改变，以控制时钟与闹钟的显示。

通过软件对闹钟与时钟进行比较，当时钟所显示时间与闹钟一样时，要启动报时模块。

三、总体设计经过对各个方案分析比较，最终确定总方案如图3-1所示。

该系统所有模块都由主单片机控制。

其中，设计各个模块，包括单片机、显示模块、电机驱动、光电探测由四节AA电池供电。

电机驱动采用L298驱动芯片控制。

用光电传感器对边线的探测来控制距离。

通过单片机的机器周期计算时间计数周期，以达到计时目的。

图3-1 系统方案图3.1 系统硬件电路设计3.1.1 显示及控制模块图3-4 语音报时模块3.2 系统软件设计3.2.1 软件计时的分析与计算单片机内部定时器有4种工作模式，方式0是13位计数器，由于计时时间过短，中断频率高，所以不选用此模式；方式2是自动重装式计数器，是8位计数器，同样中断频率过高；方式3也是8位计数器；方式1是16位计数器，综合考虑，选用方式1做精确计时。

由于51单片机是12分频，因此机器周期=晶振频率/12。

在该设计中，选用频率为12MHz的晶振，因此机器周期=1μs。

定时1s需要1000000个机器周期，因此通过20次定时器中断完成1s的定时，每次完成50000个周期的定时，因此每次给定时器的初值应该是TH0=B0H,TL0=3CH。

3.2.2 系统软件设计设计两套存储方案，一套存储时钟，一套存储闹钟，两者互不干涉，只有当两者相等时才会调用闹钟播放子程序，而当每次整点时则会调用整点报时子程序。

数字钟的设计与制作一、设计指标1. 显示时、分、秒。

2. 可以24小时制或12小时制。

3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。

（选做）5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

二、设计要求1. 画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化，并以文字对原理作辅助说明。

2. 设计各个功能模块的电路图，加上原理说明。

3. 选择合适的元器件，并选择合适的输入信号和输出方式，在面包板上接线验证、调试各个功能模块的电路。

在确保电路正确性的同时，输入信号和输出方式要便于电路的测试和故障排除。

（也可选用Mutisim仿真）4. 在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。

三、制作要求自行在面包板上装配和调试电路，能根据原理、现象和测量的数据检查和发现问题，并加以解决。

四、设计报告要求1. 格式要求（见附录1）2. 内容要求①设计指标。

②画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。

③列出元器件清单，并画出管脚分配图和芯片引脚图。

④画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。

⑥画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。

⑦数字钟的运行结果和使用说明。

提出建议。

五、仪器与工具1. 直流电源1台。

2. 四连面包板1块。

3. 数字示波器（每两人1台）4. 万用表（每班2只）。

5. 镊子1把。

6. 线剥钳1把。

数字逻辑课程设计－多功能数字电子钟多功能数字钟的设计与仿真一.设计任务与要求设计任务：设计一个多功能数字钟。

要求:1.有“时”、“分”、“秒”(23小时５９分59秒）显示且有校时功能。

(设计秒脉冲发生器)2.有整点报时功能。

(选：上下午、日期、闹钟等）3. 用中规模、小规模集成电路及模拟器件实现。

4. 供电方式: 5V直流电源二.设计目的、方案及原理１.设计目的（1）熟悉集成电路的引脚安排。

(2)掌握各芯片的逻辑功能及使用方法。

(3)了解面包板结构及其接线方法。

（4)了解多功能数字钟的组成及工作原理。

(5）熟悉多功能数字钟的设计与制作2.设计思路(1）设计数字钟的时、分、秒电路。

(2)设计可预置时间的校时电路。

（3)设计整点报时电路。

3.设计过程3．1.总体设计方案及其工作原理为:数字钟原理框图入图1所示，电路一般包括一下几个部分：振荡器、星期、小时、分钟、秒计数器、校时电路、报时电路。

数字钟实际上是一个对标准频率（１HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间)一致,故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟,但也可以用５55定时器构成。

图1 系统框图数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。

数字钟计时周期是24小时，因此必须设置24计数器,秒、分、时由数码管显示。

ﻫ为使数字钟走时与标准时间一致，校时电路是必不可少的。

设计中采用开关控制校时电路“时”“分”“秒”计数器进行校时操作。

3.２.各独立功能部件的设计(１)分、秒计时器(60进制)，时计数器（2４进制），星期计数器（7进制）如下图,图中蓝色线为高电平+5v，绿色为接地线,红色线为时钟脉冲。

获得秒脉冲信号后,可根据６0秒为一分，60分为一小时,24时为一个计数周期的计数规则，分别确定秒、分、时的计数器。

由于秒和分的显示都为60进制,因此他们可有两级十进制计数器组成，其中秒和分的个位为十进数器,十位为六进制计数器,可利用两片74160集成电路来实现。

电子课程设计说明书题目：数字钟学生姓名专业学号指导教师日期摘要本说明书介绍了带有校时和整点报时功能的数字钟的实现方案。

包括制作数字钟所需要的各种芯片及具体连接思路和方法，设计过程出现的一些问题和解决方法以及心得体会。

关键词：计数器，触发器分频，555脉冲产生电路，数据选择mul tisim一、完成课题的工作基础和实验条件1．工作基础（1）了解同步十进制计数器CC4518二输入与非门CC4011 四输入与非门CC4012 D触发器CC1013 和非门CC4049的功能和引脚图。

（2）设计电路图，并在进行仿真（采用Multisim进行仿真）。

（3）熟悉面包板、示波器的使用2．实验条件（1）同步时进制计数器CC4518 3个（2）四输入与非门CC4012 1个（3）二输入与非门CC4011 5个（4）非门CC4049 2个（5）D触发器CC4013 1个（6）555定时器2个（7）10kΩ电阻2个（8）100kΩ电阻2个（9）47μF电容1个（11）0.01μF电容4个（12）示波器1台（13）面包板实验台（14）导线若干二、设计任务和要求数字钟设计指标：1、基本指标：（1）时间计数电路采用24进制，从00开始到23后再回到00；各用2位数码管显示时、分、秒；（2）具有校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间；（3）计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次，前四次蜂鸣器声响频率为500Hz，最后一次，即59分59秒时，蜂鸣器声响频率为1000Hz；（4）为了保证计时的稳定及准确，须由555定时器提供时间基准信号。

2、提高指标：（1）星期计数。

因为只有六个数码显示器，分别显示时、分、秒的个十位，故在基本指达到后，拆除一个数码显示器来显示星期。

星期计数从1~6表示星期一到星期六，星期天由8表示。

（2）暂停功能。

暂停秒钟可辅助校时。

三、电路基本原理1、总体设计框架图2、各部分详细电路图（1）脉冲产生电路由555定时器产生脉冲，具体电路如下(a)1Hz 脉冲产生（b）1kHz脉冲产生其中5nF电容由两个0.01μF电容串联而成（2）分频电路采用CC4013 D触发器进行分频，1kHz脉冲从端口3(CP)中输入，在端口2（~Q）即输出500Hz脉冲。

物理与电子工程学院课程设计题目:数字电子钟专业电子信息工程班级12级电信三班学号学生姓名李长炳指导教师张小英张艳完成日期：2013 年7月数字电子钟前言：数字钟是一个将“时”、“分”、“秒’’显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时闹铃等功能。

一、基本原理主体电路1.1 振荡电路晶体振荡器的作用是产生时间标准信号。

我采用由门电路或555定时器构成的多谐振荡器作为时间标准信号源。

本系统中的振荡电路选用555定时器构成的多谐振荡器，见图1。

多谐振荡器的振荡频率可由式估算。

2图11.2 时、分、秒显示电路模块设计①秒的产生采用74LS160产生60进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的555产生的秒脉冲链接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图2注意：两个CP都是连接到555的输出。

4②分的产生采用74LS160产生60进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的秒产生的进位连接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图3注意：两个CP都是连接的秒的进位的输出。

③小时的产生采用74LS160产生24进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的分产生的进位连接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图4注意：两个CP都是连接的秒的进位的输出。

61.3闹钟我设置的闹钟是00:03响的。

会响一分钟，采用与非门和或门组成的电路。

可以得出以下的电路图当达到00:03时就开始响，当不是00:03是就停止了，喇叭一端节地。

仿真图如下所示。

图51.4整点报时整点报时就是当达到了整点的时候就开始响，我设计的是响10秒钟的报时。

目录前言 (3)一、设计内容 (3)二、设计方案 (4)1.整体设计 (4)2.子模块设计 (5)2．1 24小时计时模块 (5)2．1．1分位和秒位模块 (5)2．1．2时位模块 (5)2．1．3校时/校分电路 (6)2．2动态显示模块 (6)2．3报时模块 (8)2．4闹钟模块 (9)2．4．1定时定分模块 (9)2．4．2动态显示模块 (9)2．4．3时钟比较模块 (11)2．5彩铃模块 (11)三、仿真波形 (12)1．正常计时仿真 (12)1．1秒计时仿真 (13)1．2分计时仿真 (13)1．3时计时仿真 (13)2．清零和使能仿真 (14)2．1加入清零信号 (14)2．2加入使能信号 (14)3.校时校分仿真 (15)四、收获体会 (15)参考文献 (16)【前言】本试验要求设计一个具有24小时计时功能、校分校时功能、整点报时功能、时间的动态显示功能的数字钟。

我们在设计中加入了闹钟功能和彩铃功能。

设计采用模块化方法，利用MAX+Plu sⅡ设计仿真，并在MCU/CPLD开发实验仪平台下载实现多功能数字钟。

首先在整体上将数字钟划分为计时、清零和使能、校分和校时、报时、动态显示、闹钟和彩铃等七大模块，然后做好各模块的具体电路设计，并完成各模块的仿真和调试，最后合理连接各模块，完成电路的整体功能。

【设计内容】此次设计的数字钟的核心部分是24小时计时模块，在设计过程中，通过中规模的计数器，配置好各位的计数范围，并给高位送入正确的进位信号，即可实现24小时时、分、秒的正常计数。

在计时单元的基础上，添加相应得输入接口，可实现外部控制的清零和使能功能；添加校分和校时输入接口，并对分位和十位的计数和置数控制端作适当修正，便可实现校分和校时功能；利用各位计数的输出接口，按照合理的逻辑组合将输出信号送入蜂鸣器，可实现报时功能；利用输出信号，并正确设置动态显示电路，可实现时钟时间的动态显示；输出信号与闹钟电路相配合，可实现闹钟功能。

目录1 绪论 (1)2 设计主体 (1)2.1 振荡器 (1)2.1.1 555定时器的电路结构及工作原理 (2)2.1.2 用555定时器构成多谐振荡器 (4)2.2 分频器 (5)2.3 校正电路 (6)2.3.1 校“秒”电路 (7)2.3.2 校“分”电路 (7)2.3.3 校“时”电路 (8)2.4 整点报时电路 (8)2.5 计数器、译码器和显示器 (9)3 心得体会 (10)参考文献 (12)具有整点报时功能的数字钟1 绪论数字钟是集模拟技术与数字技术为一体的一种综合应用。

数字钟与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。

此次设计数字电子钟是为了了解数字电子钟的原理，从而学会制作数字电子钟，而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实现方法，且由于数字电子钟电路包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

2 设计主体数字钟是用计数器、译码器和显示器等集成电路实现“时”、“分”、“秒”按照数字方式显示的计数装置，主要由振荡器、分频器、校正电路、计数器、译码器和显示器六部分组成，如框图2-1所示。

图2-1 数字钟框图2.1 振荡器振荡器是数字钟的核心。

振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路，也可以选择555定时器。

我在这里选择的是555定时器。

555定时器是一种应用极为广泛的中规模集成电路，因集成电路内部含有3个5KΩ电阻而得名。

该电路使用灵活、方便，只需接少量的阻容元件就可以构成施密特触发器、单稳态触发器和多谐振荡器，且价格便宜。

555定时器广泛应用于信号的产生、变换、控制与检测。

目前生产的555定时器有双极型和CMOS两种类型，主要厂商生产的产品有NE555、FX555、LM555和C7555等，它们的结构和工作原理大同小异，引出线也基本相同，有的还有双电路封装，称为556。

第一章课题的来源及意义第一节介绍20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品跟新换代的节奏也越来越快。

数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。

电子钟是人们日常生活中常用的计时工具，而数字式电子钟又具有体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成计时及报时校时功能。

本次设计以数字电子为主，分别对一秒信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合来完成时、分、秒的显示并且具有整点报时和走时校时的功能。

并通过本次设计加深对数字电子技术的理解以及更熟练是有计数器、触发起和各种逻辑门电路的能力。

电路主要使用集成计数器，例如74LS161、CD4518；译码集成电路，例如CD4511、LED数码管及各种门电路和基本的触发器等，电路使用5号电池供电，很合适在日常生活中使用。

第二节目前研究现状在做这次设计前，首先了解了一些现在数字钟的研究状况，通过查找，我总结了下面一些方法，通过对比，我选择了适合自己的方法，来实现我的设计。

一、采用小规模集成电路实现采用集成逻辑电路设计具有能实现，时、分、秒计时功能和多点定时功能，计时数据的更新每秒自动进行一次，不需程序干预。

二、EDA技术实现采用EDA作为主控制外围电路进行电压，时钟控制键盘和LED控制，此方案逻辑电路复杂，且灵活性较低，不利于各种功能的扩展，在对电路进行检测比较困难。

四川航天职业技术学院电子工程系课程设计专业名称：电信课题名称：数字钟兼钟控定时器设计设计人员：指导教师：时20131月7 日年间：《数字钟兼钟控定时器课程设计》任务书一、课题名称：数字钟兼钟控定时器二、技术指标：1、显示时间时包括AM、PM、小时、分钟及秒（12小时制）。

2、整点报时时，白天报时，报时时唱一首歌，夜间不报时。

24h内任意时间开启、任意时间关闭家用电器的电源。

3、双定时在59min内任意时间倒计时定时功能。

4、调关闭时间、调倒计时时间。

、功能键可以调时、调分钟、调开启时间、5三、要求：1、能显示时间。

2、具有整点报时功能。

、具有双定时功能。

3、能做为闹钟使用。

4、具有倒计时功能。

5、应具有功能设置键。

6指导教师：学生：电子工程系—电信2013 年1月7日第2页共27页课程设计报告书评阅页课题名称：数字钟兼钟控定时器班级：电信姓名：2013 年1月7日指导教师评语：指导教师签名：考核成绩：日年月第3页共27页摘要随着社会的进步，信息化产业的发展，出现的高科技产品的技术含量也越来越来高，数字电子技术的掌握和发展是对新知识新技术接轨的一种直接途径；再加上定时器部分自动设置的结合可以说这也是一个现代化产品。

虽然现在它的技术含量并不高，但我相信通过努力创新和不断的改进与改装，也将会成为一种实用性强、水平高的产品。

可以知道《数字电子钟兼钟控定时器》这是以社会生活相接轨的课题，因此它会得到社会的认可和使用。

数字钟是采用数字电路实现时、分、秒数字显示的计时装置。

由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度、稳定性远远超过了机械钟表，再者数字电子钟在我们的实际生活中经常见到，它的精度、稳定性远远超过了机械钟表，因此得到了广泛的使用。

关键字：数字钟、定时器、高精度、稳定性、LM8364第4页共27页目录一设计工具的简介 (7)1.1 Protel DXP简介 (7)1.2 数字电子技术简介 (7)二基本原理与方案设计 (7)2.1 基本原理 (7)2.2 方案设计 (8)2.2.1 方案一 (8)2.2.2 方案二 (8)2. 3 方案论证与比较 (9)三核心器件介绍 ..........................................................................................103.1 LM8364简介 (10)3.2 LM8364内部电路框图 (10)3.3 LM8364的功能 (11)四设计过程 (13)4.1 60Hz信号产生电路 (13)4.2 整点报时电路 (16)4.3 定时闹钟电路 (16)4.4 误报时控制电路 (17)五原理图与PCB板设计 (17)5.1 原理图的设计 (17)第5页共27页5.2 PCB板的设计 (17)六安装、调试及功能实现 (19)6.1 安装 (19)6.2 调试 (20)6.3 功能实现及拓展 (21)七总结 (22)7.1 总结 (22)参考文献 (24)附录一 ................................................................................ 错误！未定义书签。

整点报时数字钟设计随着时代的发展，流行于市场的钟表已从传统的机械钟表转变为数字式电子钟表。

数字式电子钟表大大提高了时间精度，并为人们带来了更加便利的使用体验。

然而，采用这种钟表需要特别注意的是，时刻要注意时间的走动，尤其是在许多场合下，如工作或学习中，需要有一款能够准确地报道时间的数字式电子钟表。

而本作品的整点报时数字钟设计，就是一款可以准确刻度时间，且更具音乐感和生活情致的电子钟表。

1. 设计思路我们最终设计产物的整点报时具有两大特点：一是时效性，即报时精准度高，可确保时间的同步；二是生活化，即通过更具音乐感和生活情致的方式，为用户带来更智能化的使用体验。

要达到这样的目标，我们在对市面现有数字式电子钟表的研究之后，结合了一些音乐元素和自然元素，包括音乐节奏、风铃的声响、鸟叫等元素，使得报时不再是单调的数字，而是融合了生活情致和音乐美的元素，更具有鲜活感、动感和律动感。

2. 设计结构整点报时数字钟表的机体主要以硬质方钢制作，设计上建议以角线为基座，以便于摆放和关注，同时便于整点报时的语音扩散。

时钟的底部会有音质强的喇叭，可保证报时时的语音声音清晰响亮。

整点报时的设计主要以人声报时为主，同时融合了自然元素。

例如，整点报时声音可以先是清脆悦耳的风铃声，然后缓慢地转入自然野外鸟鸣声，等到整点报时的时间来到，即可听到人声报时，并配合报时时刻的自然元素，如鸟鸣、风声、水声等等。

每当整点报时的时候，钟表的屏幕上会跳出一些短小的、浅色的动态图案，例如水滴、花朵、云朵等，以强化整点报时的视觉和整体氛围效果。

3. 设计功能整点报时数字钟表的功能非常多样化，除了传统的报时、时间设置、日期查询、闹钟等外，还可以设计一些更加细致的功能，比如定时播放，即在某个时候播放某个曲子，因此该数字钟还可有着音乐播放功能，用户可通过在工作上忙碌的时候，拥有一些音乐舒缓心情以及缓解疲劳的效果。

在音乐播放这个功能上，可以考虑先后加入美妙的钢琴曲、海浪声、电子音乐等，以及其它适合于不同情境使用的音乐元素，同时充分考虑到使用者的身体健康，可加入智能化的定时音乐享受，设定按需听音乐时间和音量大小等条件，以确保整点报时数字钟表的用户体验度和生活化程度。

设计报告课程名称在系统编程技术任课教师设计题目数字时钟设计班级姓名学号日期2008年11月30日目录一、题目分析 (2)二、选择方案 (2)三、细化框图 (4)四、编写应用程序并仿真 (4)1、秒计数器 (4)2、分钟计数器 (5)3、小时计数器 (5)4、整点报时 (5)五、全系统联调 (6)六、硬件测试及说明 (6)七、结论 (8)八、课程总结 (9)九、参考文献 (9)十、附录（源程序） (10)一、题目分析1、分析设计要求 （数字时钟的功能）1）具有时、分、秒计数显示功能，以24小时循环计时。

2）具有调节小时、分钟及清零的功能。

3）具有整点报时功能。

4）时钟计数显示时有LED 灯的花样显示。

2、总体方框图3、技术指标及功能要求1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制BCD 码计数，即从0到59循环计数，时钟——24进制BCD 码计数，即从0到23循环计数，并且在数码管上显示数值。

2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，秒、分计数器都有进位信号，通过调节进位信号实现对数字钟的调分和调时功能，即当setmin 为高电平时，秒钟信号作为进位信号使分计数器计数，其计数加快实现调分功能。

小时的调时原理与其相同。

3）清零功能：reset 为复位键，低电平时实现清零功能，高电平时正常计数。

4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。

5）LED 灯在时钟显示时有花样显示信号产生。

二、选择方案1、方案选择及设计规划根据总体方框图及各部分分配的功能可知，本系统可以由四个子模块（即秒计数器、分钟计数器、小时计数器、整点报时）和一个顶层文件构成。

采用自顶向下的设计方法，子模块利用VHDL 语言设计，顶层文件用原理图的设计方法。

2、系统顶层图的设计数字时钟小时计数显示功能模块分钟计数显示功能模块秒钟计数显示功能模块整点报时功能模块clk resetdaout[5..0]hour instclk clk1resetsethourenhour daout[6..0]minute inst1clk reset setmin enmin daout[6..0]secondinst2clk dain[6..0]speak lamp[2..0]alert inst3pin_name7OUTPUTpin_name8OUTPUTpin_name9OUTPUTpin_name10OUTPUTpin_name11OUTPUTVCCsethourINPUT VCCsetminINPUT VCC clkINPUT VCC reset INPUT系统顶层设计图如上所示，由图知： 1）对外端口引脚名称:输入：clk ，reset ，setmin ，sethour ；输出：speaker ，hour[5..0]，minute[6..0]，second[6..0]，lamp[3..0]。

数字电子钟的设计（由数字IC构成）一、设计目的1. 熟悉集成电路的引脚安排。

2. 掌握各芯片的逻辑功能及使用方法。

3. 了解面包板结构及其接线方法。

4. 了解数字钟的组成及工作原理。

5. 熟悉数字钟的设计与制作。

二、设计要求1．设计指标时间以24小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

2．设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；PCB文件生成与打印输出。

3．制作要求自行装配和调试，并能发现问题和解决问题。

4．编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、设计原理及其框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图3-1所示为数字钟的一般构成框图。

图3-1 数字钟的组成框图⑴晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。

分频器实际上也就是计数器。

⑶时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。

⑷译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

本次设计题目：数字钟电路设计1 简述数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。

小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。

在控制系统中也常用来做定时控制的时钟源。

2 题目要求（1）具用时、分、秒十进制数字显示的计时器功能；（2）具有手动校时、校分的功能；（3）通过开关能实现小时的十二进制和二十四进制转换；（4）具有整点报时功能。

主要集成芯片：3 总体方案设计数字钟由振荡器、分频器、计数器、译码显示、报时等电路组成。

其中振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。

由不同进制的计数器、译码器和显示器组成计时系统。

将标准秒信号送入采用60进制的“秒计数器”，每累计60sec就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60min，发出一个“时脉冲”，该信号将被送到“时计数器”。

“时计数器”采用12或24进制计数器，可实现对一天12h 或24h的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6位7段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。

数字钟的原理框图如图2.1所示。

图2.1 数字钟原理框图4 单元电路设计提示本题目的设计采用自下而上的层次电路设计法。

先设计单元电路，再设计总电路。

（1） 秒脉冲产生电路秒脉冲产生电路在此例中的主要功能有两个：一是产生标准脉冲信号，二是可提供整点报时所需要的频率信号。

可用1Hz 的秒脉冲时钟信号源替代。

V11 Hz 5 V图2.2 1Hz 的秒脉冲时钟信号源（2） 秒、分、时计时器电路秒计时器本质上为对1Hz 的秒脉冲时钟信号源进行60进制计数的计数器，其由一个10进制计数器（个位）和一个6进制计数器（十位）串接组成。

个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO 接至十位计数器的时钟信号输入端CLK ，完成个位对十位计数器的进位控制。