电子系统设计实验指导书(FPGA基础篇Vivado版)

FPGA实验指导书——DE2开发板使用实验昆明理工大学实验一 DE2的顶层默认程序这个实验为用户提供连接分配和顶层Verilog模块，这个模块也是这本手册所有其他实验的基础性模块。

这个实验产生的编程文件是DE2开发板在出货时作为默认载入开发板的编程文件。

本实验将介绍如何编译工程并把生成的编程文件下载到DE2开发板中。

启动开发板（1）将USB线和电源连接到DE2板上。

（2）按下电源开关，这时电源指示灯会被点亮。

（3）你将看到以下现象：●所有的LED灯都闪烁。

●所有七段数码管从0到F循环显示。

●液晶屏显示“Welcome to the Altera DE2 Board”。

●在VGA显示器上显示欢迎信息。

●将开关SW17置OFF，从LINEOUT插座输出1khz正弦波的声音；将开关SW17置ON并将一个MP3播放器的输出接到DE2板的LINE—IN端口，可从耳机里听到MP3播放的音乐。

●若将麦克风接到DE2板的MIC端口上，这样用户的声音可与MP3播放器混合。

Cyclone II中的顶层verilog模块这部分将介绍一个Quartus II工程中所需要的所有组件。

它将让你了解如何使用Quartus II将代码转换成数据流下载的整个设计流程。

按照以下步骤进行：（1）打开Quartus II 软件。

（2）点击File→Open Project ，如图1.1。

（3）在D:\DE2_System_v1.5\DE2_demonstrations\DE2_Default目录下选中DE2_Default.qpf工程文件打开。

（4）在“Project Navigator”工程导航区可查看该工程的层次、包含的所有文件、设计单元等信息。

其中“File”下列出了整个工程包含的所有文件。

双击顶层设计文件DE2_Default.v，可以看到文件的内容和I/O口的声明。

在对每个引脚声明时加上了详细的注释，以便用户更好的明白每个引脚的功能。

vivado下的fpga设计流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。

文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor.I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!Vivado下的FPGA设计流程详解在现代电子工程领域，FPGA（Field-Programmable Gate Array）因其可编程性、高速处理能力和低延迟特性被广泛应用。

目录第1章FPGA系统 (1)1.1 系统简介 (1)1.2 系统功能特点 (1)1.3 开发平台标准配置 (2)1.4 功能模块介绍 (2)1.4.1 电源 (2)1.4.2 系统时钟 (3)1.4.3 LED灯 (3)1.4.4 8位拨码开关 (3)1.4.5 数码管显示 (4)1.4.6 键盘阵列 (5)1.4.7 独立矩形波信号源 (5)1.4.8 蜂鸣器 (6)第2章基础门电路及触发器 (8)2.1 实验一基本门电路 (8)2.1.1 实验目的 (8)2.1.2 实验内容 (8)2.1.3 实验原理及说明 (8)2.1.4 实验步骤 (8)2.1.5 参考程序及引脚分配 (9)2.2 实验二基本触发器 (10)2.2.1 实验目的 (10)2.2.2 实验内容 (10)2.2.3 实验原理及说明 (10)2.2.4 实验步骤 (10)2.2.5 参考程序及引脚分配 (11)2.3 实验三3-8译码器 (13)2.3.1 实验目的 (13)2.3.2 实验内容 (13)2.3.3 实验原理 (13)2.3.4 实验步骤 (13)2.3.5 参考程序及引脚分配 (14)2.4 实验四8—3编码器 (15)2.4.1 实验目的 (15)2.4.2 实验内容 (15)2.4.3 实验原理 (15)2.4.4 实验步骤 (15)2.4.5 参考程序及引脚分配 (16)2.5 实验五BCD八段显示译码器 (17)2.5.1 实验目的 (17)2.5.2 实验内容 (17)2.5.4 实验步骤 (17)2.5.5 参考程序及引脚分配 (17)2.6 实验六四选一数据选择器 (19)2.6.1 实验目的 (19)2.6.2 实验内容 (19)2.6.3 实验原理及说明 (19)2.6.4 实验步骤 (19)2.6.5 实验参考程序及引脚分配： (20)2.7 实验七数值比较器 (21)2.7.1 实验目的 (21)2.7.2 实验内容 (21)2.7.3 实验原理及说明 (21)2.7.4 实验步骤 (21)2.7.5 参考程序及引脚分配 (22)2.8 实验八4位二进制加法器 (23)2.8.1 实验目的 (23)2.8.2 实验内容 (23)2.8.3 实验原理及说明 (23)2.8.4 实验步骤 (24)2.8.5 参考程序及引脚分配 (24)2.9 实验九4位二进制乘法器 (26)2.9.1 实验目的 (26)2.9.2 实验内容 (26)2.9.3 实验原理及说明 (26)2.9.4 实验步骤 (27)2.9.5 参考程序及引脚分配 (27)第3章逻辑电路 (31)3.1 实验十移位寄存器 (31)3.1.1 实验目的 (31)3.1.2 实验内容 (31)3.1.3 实验原理 (31)3.1.4 实验步骤 (31)3.1.5 参考程序及引脚分配 (31)3.2 实验十一串行并行转换 (33)3.2.1 实验目的 (33)3.2.2 实验内容 (33)3.2.3 实验原理及说明 (33)3.2.4 实验步骤 (34)3.2.5 参考程序及引脚分配 (34)3.3 实验十二单时钟同步可逆计数器 (35)3.3.1 实验目的 (35)3.3.2 实验内容 (35)3.3.3 实验原理及说明 (36)3.3.5 参考程序及引脚分配 (36)3.4 实验十三顺序脉冲发生及其检测 (38)3.4.1 实验目的 (38)3.4.2 实验内容 (38)3.4.3 实验原理及说明 (38)3.4.4 实验步骤 (39)3.4.5 参考程序及引脚分配 (39)3.5 实验十四按键数码管循环左移显示 (41)3.5.1 实验目的 (41)3.5.2 实验内容 (41)3.5.3 实验原理 (41)3.5.4 实验步骤 (42)3.5.5 参考程序和引脚分配 (42)3.6 实验十五电子时钟 (45)3.6.1 实验目的 (45)3.6.2 实验内容 (45)3.6.3 实验原理 (46)3.6.4 实验步骤 (46)3.6.5 参考程序及引脚分配 (46)3.7 实验十六按键控制 (52)3.7.1 实验目的 (52)3.7.2 实验内容 (52)3.7.3 实验原理 (52)3.7.4 实验步骤 (53)3.7.5 参考程序及引脚分配 (53)第4章FPGA综合应用 (60)4.1 实验十七数字密码锁 (60)4.1.1 实验目的 (60)4.1.2 实验内容 (60)4.1.3 实验原理 (60)4.1.4 实验步骤 (61)4.1.5 参考程序及引脚分配 (61)4.2 实验十八智力抢答器 (66)4.2.1 实验目的 (66)4.2.2 实验内容 (66)4.2.3 实验原理及说明 (66)4.2.4 实验步骤 (67)4.2.5 参考程序及引脚分配 (68)4.3 实验十九自动售货机 (74)4.3.1 实验目的 (74)4.3.2 实验内容 (74)4.3.3 实验原理 (74)4.3.4 实验步骤 (75)4.3.5 参考程序和引脚分配 (75)4.4 实验二十数字频率计 (80)4.4.1 实验目的 (80)4.4.2 实验内容 (80)4.4.3 实验原理 (80)4.4.4 实验步骤 (81)4.4.5 参考程序及引脚分配 (81)第1章 FPGA系统1.1系统简介FPGA系统教学开发平台采用国际著名可编程逻辑器件公司Altera 的Cyclone系列5万门芯片为核心，整个平台采用模块化设计，各种模块可以自由组合，同时提供丰富的扩展接口，非常适合于FPGA初学者。

实验一组合逻辑3-8译码器的设计 .................... 错误！未定义书签。

实验二基于FPGA的数字钟的设计 ................... 错误！未定义书签。

实验三基于NIOS的交通灯实验 .......................... 错误！未定义书签。

实验四静态图像显示 ............................................. 错误！未定义书签。

实验一组合逻辑3-8译码器的设计一、实验目的：1、通过3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。

2、掌握组合逻辑电路的静态测试方法。

3、初步了解可编程器件设计的全过程。

二、实验步骤：1、打开QuartusII软件。

2、选择路径。

选择File/New Project Wizard，指定工作目录,指定工程和顶层设计实体称；注意：工作目录名不能有中文。

3、添加设计文件。

将设计文件加入工程中。

单击“Next”，如果有已经建立好的VHDL 或者原理图等文件可以在File name中选择路径然后添加，或者选择Add All添加所有可以添加的设计文件（.VHDL ,.Verilog原理图等）。

如果没有直接点击“Next”，等建立好工程后再添加也可，这里我们暂不添加。

4、选择FPGA器件。

Family选择Cyclone II，Available device选EP2C35F484C8,Packge选择Any，Pin Count 选择484，Speed grade选择Any；点击“Next”。

5、选择外部综合器、仿真器和时序分析器。

Quartus II支持外部工具，可通过选中来指定工具的路径。

这里我们不做选择，默认使用Quartus II自带的工具。

6、结束设置。

单击“Next”，弹出“工程设置统计”窗口，上面列出了工程的相关设置情况。

最后单击“Finish”，结束工程设置。

7、建立原理图文件。

《FPGA设计与应用》实验指导书熊利祥编武汉理工大学华夏学院2011年9月前言一、实验课目的数字电路与系统设计实验课是电子工程类专业教学中重要的实践环节，包括了ISE开发环境基本操作及FPGA的基本原理、基带传输系统的设计、Uart串口控制器电路的设计、PS/2接口的设计、VGA显示接口设计。

要求学生通过实验学会正确使用EDA技术，掌握FPGA器件的开发，熟练使用ISE开发环境，掌握Verilog语言的编程，掌握数字电路和系统的设计。

通过实验，使学生加深对课堂专业教学内容的理解，培养学生理论联系实际的能力，实事求是，严谨的科学作风，使学生通过实验结果，利用所学的理论去分析研究EDA技术。

培养学生使用Basys 2开发板的能力以及运用实验方法解决实际问题的能力。

二、实验要求：1.课前预习①认真阅读实验指导书，了解实验内容；②认真阅读有关实验的理论知识；③读懂程序代码。

2.实验过程①按时到达实验室；②认真听取老师对实验内容及实验要求的讲解；③认真进行实验的每一步，观察程序代码与仿真结果是否相符；④将实验过程中程序代码和仿真结果提交给老师审查；⑤做完实验后，整理实验设备，关闭实验开发板电源、电脑电源后方可离开。

3.实验报告①按要求认真填写实验报告书；②认真分析实验结果；③按时将实验报告交给老师批阅。

三、实验学生守则1．保持室内整洁，不准随地吐痰、不准乱丢杂物、不准大声喧哗、不准吸烟、不准吃东西；2.爱护公务，不得在实验桌及墙壁上书写刻画，不得擅自删除电脑里面的文件；3.安全用电，严禁触及任何带电体的裸露部分，严禁带电接线和拆线；4.任何规章或不按老师要求操作造成仪器设备损坏须论价赔偿。

目录实验一Uart通用串口接口的设计 (4)实验二PS/2接口的设计 (28)实验三VGA显示接口设计 (30)附录一 basys 2开发板资料 (36)实验一 Uart串口控制接口电路的设计一、实验目的1.掌握分频模块的设计方法。

FPGA实验指导书刘敬猛编北京航空航天大学电工电子中心2009年10月前言现场可编程门门阵列（FPGA，Field Programmable Gate Array）的出现是超大规模集成电路（VLSI）技术和计算机辅助设计（CAD）技术发展的结果。

FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。

它也许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。

使用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便地对设计进行在线修改。

FPGA器件成为研制开发的理想器件，特别适合于产品的样机开发和小批量生产，因此有时人们也把FPGA称为可编程的ASIC。

本书的作者在工程实践和科学研究中深切感受到FPGA技术是数字电路设计的利器，从中受益颇深。

Cyclone FPGA是目前ASIC应用的低成本替代方案。

作为系统设计人员，您面临很多挑战，包括越来越大的成本压力和越来越复杂的设计，新出现的标准，以及越来越短的设计周期等。

ASIC 开发涉及到大量的工程资源，设计仿真和验证，需要进行多次重制。

利用其系统级集成功能，Cyclone FPGA系列避免了ASIC昂贵的NRE负担，降低了订购量和产品推迟带来的风险。

采用Cyclone FPGA系列，您的大批量应用现在可以采用价格相当的可编程解决方案(与ASIC相比)。

新的市场发展趋势，例如世界标准、平台融合、交互性以及技术改进等，不断推动了对高性价比方案的需求。

Cyclone系列FPGA的价格和功能满足了市场对创新的需求，通过产品迅速面市来确定领先优势。

消费类、通信、计算机外设、工业和汽车等低成本大批量应用市场都可以使用Cyclone FPGA。

Cyclone器件的性能足以和业界最快的FPGA进行竞争。

Cyclone FPGA综合考虑了逻辑、存储器、锁相环(PLL)和高级I/O接口，是价格敏感应用的最佳选择。

数字电子技术基础与FPGA实验指导书前言FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。

FPGA的基本特点主要有：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。

2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

3）FPGA内部有丰富的触发器和I／O引脚。

4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA 公司的FIEX系列等，本实验平台选用了ALTERA公司Cyclone II系列芯片FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。

用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。

掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。

FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。

当需要修改FPGA功能时，只需换一片EPROM 即可。

本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==fpga实验指导书篇一：FPGA设计实验指导书《FPGA设计》实验指导书江西省赣州市安远县第一中学的欧阳玉萍（AV女优衰ZB、骚B)、蔡松林、罗瑞锋、何昌衡全家死光光！安全操作注意事项1、接插下载电缆前，请务必关闭实验箱开关，避免损坏下载电缆或实验箱器件。

2、操作过程中应防止静电。

3、保持实验箱和电路板的表面清洁。

4、小心轻放，避免不必要的硬件损伤或者人身受伤。

实验箱简介篇二：FPGA实验指导书-XungerEDA基础实验分册科技有限公司前言近十年由于超大规模集成电路和软件技术的快速发展，使数字系统集成到一片集成电路内成为可能，Altera、Xilinx、AMD等公司都推出了非常好的CPLD和FPGA产品，并为这些产品的设计配备了设计、下载软件，这些软件除了支持图形方式设计数字系统外，还支持设计多种数字系统的设计语言，使数字系统设计起来更加容易。

在小规模数字集成电路就要淘汰的今天，作为一个电子技术工程技术人员不懂VHDL语言和CPLD、FPGA器件设计就象在计算机时代不会使用计算机一样可怕。

本实验指导书的目的就是帮助读者学会设计数字系统，并熟悉Altera公司产品和软件QUARTUSⅡ及其它相关软件的使用。

本实验指导书的实验内容从简单的组合电路的设计到复杂的数字系统的设计，详细的介绍了系统的设计方法和软件的各种操作。

读者可以通过这本实验指导书设计自己的数字电路。

本实验指导书选编了有代表性的实验近三十多个，分为基础实验、按口实验、综合应用实验。

实验内容从简单到复杂，使使用者能够很快的入手，同时本实验指导书还可以作为电子技术的加深课程或作为电子技术工程师参考用书。

本实验指导书配合DE1-SOC实验开发系统系列产品使用。

如果用户有什么修改建议欢迎和我们联系：E-mail：765880165@ QQ：765880165 由于时间仓促，资料缺乏，有错误之处请读者谅解。

Vivado设计流程指导手册——2013.4Vivado设计分为Project Mode和Non-project Mode两种模式，一般简单设计中，我们常用的是Project Mode。

在本手册中，我们将以一个简单的实验案例，一步一步的完成Vivado 的整个设计流程。

一、新建工程1、打开Vivado 2013.4开发工具，可通过桌面快捷方式或开始菜单中Xilinx Design Tools->Vivado 2013.4下的Vivado 2013.4打开软件，开启后，软件如下所示：2、单击上述界面中Create New Project图标，弹出新建工程向导，点击Next。

3、输入工程名称、选择工程存储路径，并勾选Create project subdirectory选项，为工程在指定存储路径下建立独立的文件夹。

设置完成后，点击Next。

注意：工程名称和存储路径中不能出现中文和空格，建议工程名称以字母、数字、下划线来组成。

4、选择RTL Project一项，并勾选Do not specify sources at this time，勾选该选项是为了跳过在新建工程的过程中添加设计源文件。

点击Next。

5、根据使用的FPGA开发平台，选择对应的FPGA目标器件。

（在本手册中，以Xilinx官方开发板KC705为例，Nexys4开发板请选择Artix-7 XC7A100TCSG324-2的器件，即Family和Subfamily均为Artix-7，封装形式（Package）为CSG324，速度等级（Speed grade）为-1，温度等级（Temp Grade）为C）。

点击Next。

6、确认相关信息与设计所用的的FPGA器件信息是否一致，一致请点击Finish，不一致，请返回上一步修改。

7、得到如下的空白Vivado工程界面，完成空白工程新建。

二、设计文件输入1、如下图所示，点击Flow Navigator下的Project Manager->Add Sources或中间Sources中的对话框打开设计文件导入添加对话框。

FPGA及其应用实验指导书前言近些年来，FPGA技术发展迅速。

一方面，各种大容量、高性能、低功耗的FPGA器件不断推出，使得专用集成电路（ASIC）的生产商感受到空前的竞争压力。

另一方面，出现了许多FPGA设计辅助工具，这些工具大大提高了新型集成电路的设计效率，使更低成本、更短周期的复杂数字系统开发成为可能。

于是一场ASIC与FPGA之争在所难免。

然而FPGA器件具有先天的竞争优势，那就是可以反复编程，在线调试。

FPGA仿真技术正是这场较量的推动引擎之一。

一般来说，FPGA仿真技术就是以计算机为平台，以FPGA仿真软件工具为开发环境，以HDL为设计语言，以FPGA芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。

设计者只需编写硬件描述语言代码，然后选择目标器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。

整个过程，大部分工作由FPGA设计软件完成。

全球许多著名的可编程器件提供商都推出了自己的集成开发工具软件，如Altera公司的QuartusⅡ软件；Xilinx公司的ISE软件等。

这些软件的推出，极大地促进了集算法设计、芯片编程、电路板设计于一体的新型电子系统技术的发展。

另外，在以SOC芯片为目标器件的电子系统设计要求下，可编程器件的内部开始集成高速的处理器硬核、处理器软核、DSP模块、大量的存储资源、高速的串行收发模块、系统时钟管理器、多标准的I/O接口模块，亦使得设计者更加得心应手，新一轮的数字革命由此引发。

FPGA技术是一门实践性很强的学科，要培养出具有竞争力的一流IC设计人才，动手能力是关键。

只有通过理论学习，加上现场实验，在使用软件编程加硬件调试的过程中真正获得锻炼，增长技能。

UP2实验系统采用灵活结构，可方便进行基于CPLD/FPGA芯片的实验开发，并易于升级，符合当前高校在此方面对人才培养的要求。

我们相信，只要学生扎扎实实完成本实验系统的所有实验，并在此基础上利用现有硬件资源开发出新的数字应用系统，学生的潜力会得到最大程度的发挥，对FPGA技术的学习也会有质的飞跃，从而为推动我国数字系统设计技术的发展做出更大的贡献。

第一章概述YD－FPGA实验仪是由湖南远达电子有限公司设计的YD系列FPGA实验仪之一，是一种功能强大的现场可编程逻辑器件应用技术学习、开发工具，为电子爱好者进入可编程逻辑器件应用设计领域铺造了一条捷径。

YD－FPGA实验仪为用户提供了一个对可编程逻辑器件进行学习的好平台，实验仪除了用Xilinx公司的SpartanII系列的XC2S100E的FPGA芯片制作成子板作为实验仪的控制核心，还设计了母板向用户提供了外围器件和设备接口，可使用户快速掌握FPGA的原理及其实用接口技术。

一、YD－FPGA实验仪1.1 功能特点（1）YD－FPGA实验仪编程简单，程序仿真和下载也十分方便，特别是对设计者来说缩短了设计周期，提高了设计的灵活性和产品的精度。

（2）板上集成众多常用接口电路：2KSRAM芯片24C02、8个LED显示、8个按键，4个8段数码管与8键拨盘开关组成的键盘/显示电路；RS232串行通讯接口电路（MAX232）；串行I2C总线接口电路（24C02）；8位串行A/D转换电路（TLC549）；8位串行D/A转换器（DAC0832）；字符液晶显示屏接口电路；无源蜂鸣器电路（BUZZER）；这些实用接口电路能够提供用户领先的应用设计方法；（3）提供实验电路的各部分原理图，提供各个实验课题的程序源代码，浅显易懂，使用户快速掌握FPGA器件的设计方法；（4）利用YD－FPGA实验仪引出的信号，可以连接自己的实际应用系统。

（5）YD－FPGA实验仪分子板和母板，子板可以解下来直接作为产品的设计核心。

(6) 本实验仪配置了E2PROM芯片XC18V02，实验仪可以掉电脱机运行。

1.2 实验课题YD－FPGA实验仪集成有易用的软件资源和丰富的硬件资源，可向使用者提供多种实验课题：（1）设有2位独立按键、8个LED，实现I/O接口实验；（2）设有4个8段数码管，8个拨盘按键，实现键盘控制实验；（3）串口扩展RS232通讯电路，实现PC与FPGA的通讯实验；（4）扩展I2C接口的2KRAM芯片24C02，实现I2C接口实验和外部存储器实验；（5）扩展8位串行A/D转换电路TLC549，实现A/D转换实验；（6）扩展8位串行D/A转换电路DAC0832，实现D/A转换实验；（7）扩展字符液晶显示屏接口，实现液晶显示实验；（8）扩展1个无源蜂鸣器BUZZER，实现音乐输出、PWM输出实验；（9）FPGA实验仪资源丰富，利用它可以模拟实际运行目标，实现各系统的功能设计。

FPGA Basys3开发实验指导书安全使用规范●使用扩展接口扩展电路应用前请关闭电路板总开关，避免损坏器件。

●电路板建议在绝缘平台上使用，否则可能引起电路板损坏。

●电路使用时应防止静电。

●液晶显示器件或模块结雾时，不要通电工作，防止电极化学反应，产生断线。

●电源正负极、输入/输出端口定义时需谨慎，避免应接反引起开发板的损坏。

●保持电路板的表面清洁。

●小心轻放，避免不必要的硬件损伤目录实验一：熟悉VIV ADO编译环境（一） (1)一、实验目的 (1)二、实验内容 (1)三、实验要求 (1)四、实验步骤 (1)实验二：组合逻辑电路设计 (15)一、实验目的 (15)二、实验内容 (15)三、实验要求 (15)四、实验步骤 (15)五、实验结果 (19)实验三：时序逻辑电路设计 (21)一、实验目的 (21)二、实验内容 (21)三、实验要求 (21)四、实验步骤 (21)五、实验结果 (30)实验四：状态机 (32)一、实验目的 (32)二、实验内容 (32)三、实验要求 (32)四、实验步骤 (32)五、实验结果 (37)实验五：模块化调用 (38)一、实验目的 (38)二、实验内容 (38)三、实验要求 (38)实验六：数码管显示 (41)一、实验目的 (41)二、实验内容 (41)三、实验要求 (41)四、实验背景知识 (41)五、实验方案及实现 (43)六、实验结果 (45)实验七：交通灯 (47)一、实验目的 (47)二、实验内容 (47)三、实验要求 (47)四、实验方案及实现 (47)五、实验结果 (52)实验八：秒表的设计 (54)一、实验目的 (54)二、实验内容 (54)三、实验要求 (54)四、实验方案及实现 (54)五、实验结果 (57)实验九: 蜂鸣器演奏实验 (59)一、实验目的 (59)二、实验内容 (59)三、实验要求 (59)四、实验背景知识 (59)五、实验结果 (64)实验十：字符型LCM 驱动 (65)一、实验目的 (65)二、实验内容 (65)三、实验要求 (65)五、实验程序实现 (69)六、实验结果 (74)实验十一：VGA (76)一、实验目的 (76)二、实验内容 (76)三、实验要求 (76)四、实验背景知识 (76)五、实验结果 (80)实验十二：PS/2接口控制 (81)一、实验目的 (81)二、实验内容 (81)三、实验要求 (81)四、实验背景知识 (81)五、实验方案及实现： (84)六、实验结果 (90)实验一：熟悉VIVADO编译环境（一）一、实验目的1．熟悉VIV ADO的编译环境；2．了解在VIV ADO环境下运用Verilog HDL 语言的编程开发流程，包括源程序的编写、编译、模拟仿真及程序下载。

fpga课程设计vivado一、教学目标本课程的教学目标是让学生掌握FPGA的基本知识和Vivado的基本使用方法。

知识目标包括了解FPGA的硬件结构和基本原理，掌握Vivado的基本操作和编程方法。

技能目标包括能够使用Vivado进行FPGA的编程和验证，能够进行简单的FPGA项目设计和实现。

情感态度价值观目标包括培养学生对电子工程和计算机科学的兴趣和热情，提高学生的问题解决能力和创新意识。

二、教学内容本课程的教学内容主要包括FPGA的基本知识、Vivado的基本使用方法和FPGA项目的设计和实现。

FPGA的基本知识包括FPGA的硬件结构和基本原理，Vivado的基本使用方法包括软件的安装和卸载、项目的创建和管理、代码的编写和调试。

FPGA项目的设计和实现包括项目的需求分析、硬件设计和软件设计，以及项目的测试和验证。

三、教学方法本课程的教学方法主要包括讲授法、案例分析法和实验法。

讲授法用于向学生传授FPGA的基本知识和Vivado的基本使用方法，案例分析法用于引导学生通过实际案例来理解和掌握FPGA项目的设计和实现，实验法用于让学生通过实际操作来巩固和提高FPGA编程和验证的技能。

四、教学资源本课程的教学资源包括教材、参考书、多媒体资料和实验设备。

教材和参考书用于提供FPGA的基本知识和Vivado的基本使用方法的理论支持，多媒体资料用于提供丰富的视觉和听觉学习资源，实验设备用于提供实际操作的机会和环境。

五、教学评估本课程的评估方式包括平时表现、作业和考试。

平时表现主要评估学生在课堂上的参与度和表现，包括提问、讨论和实验操作等。

作业主要评估学生的编程和实践能力，包括编程练习和实验报告。

考试主要评估学生的知识掌握和应用能力，包括理论考试和实践考试。

六、教学安排本课程的教学安排将分为16周，每周2课时。

教学时间安排在周二和周四的下午，地点在电子实验室。

教学进度将按照教材和教学大纲进行，确保在有限的时间内完成教学任务。

第二章Verilog HDL语言与VIVADO进入Xilinx官方网站VIVADO 初步-下载安装下载安装VIVADO初步-点击Developer Zone->Vivado Design Suite点击Download VivadoDesign SuiteVIVADO 初步-下载安装下载安装VIVADO初步-选择需要的版本，可以下载最新的版本VIVADO初步-安装VIVADO安装时在提示是否同意使用协议时选择同意，在提示选择版本时选择system edition。

Web版，支持器件有限设计版，包括全部的设计功能，支持全部的相关的器件，包括下载线驱动系统版，包含设计版的功能，还包含DSP系统生成功能。

文档导航VIVADO初步-安装在接下来的安装对话框中选择要安装的功能Array必须专责Vivado设计套件，如进行嵌入式开发要选择SDK器件选择，可选择全部支持的器件或部分器件全部选项勾选。

VIVADO初步-安装之后选择合适的目录完成安装，然后进入一步进行安装。

因为VIVADO需要的安装空间较大，建议安装在非C盘。

安装的更多详细步骤可以参考对应版本的安装指南文件，各种版本的安装方法类似！有缘学习更多＋谓ｙｇｄ３０７６或关注桃报：奉献教育（店铺）VIVADO主界面进入VIVADO创建工程打开工程打开例程直接打开最近使用的工程IP管理等TCL控制台VIVADO 主界面菜单快速按钮工程导航窗口设置IP 管理仿真RTL 分析综合实现编程和调试工程源文件代码其他信息Verilog HDL语言与VIVADO⏹本章完成了Verilog HDL语言的学习，学习的内容已经足够支持基本的开发。

然后对VIVADO有了一些了解。

⏹后面的章节将引领大家由浅入深的进入工程设计部分，同时将学习设计工程，进行仿真，进行约束及实现，调试及下载，使用IP核及设计IP核。

⏹并从组合逻辑设计到时序逻辑设计，简单的流水灯到电子秒表，串行通信端口及使用XADC的电子表设计等。