相关实训:计数器(二)
- 格式:pdf
- 大小:230.25 KB
- 文档页数:3
S0A S0B R0A R0B (b) 逻辑功能示意图
表 11-1
输
入
R0A R0B S0A S0B CP0 CP1
1
10×
1
1× 0
××1 1
× 0× 0
×00×
0 ×× 0
0 ×0 ×
××
××
××
↓1
1
↓
↓
Q0
Q3 ↓
2、集成计数器构成任意进制计数器
输
出
Q0n1 Q1n1 Q2n1 Q3n1
0
0
0
0 (清零)
0
0
0
0 (清零)
1
0 0 1 (置 9)
二进制计数
五进制计数
8421 码十进制计数
5421 码十进制计数
利用反馈复位法可将集成计数器转换成任意计数器。
四、实验内容
1、测试 74LS90 的逻Fra bibliotek功能,用数码显示管显示。并记录结果于表 11-2
表 11-2
计数脉冲
计数逻辑状态
CP
Q3 Q2 Q1 Q0
Q3 Q2 Q1 Q0 74LS290(十位) CP1 CP0
S9(1) S9(2) R0(1) R0(2)
Q3 Q2 Q1 Q0
74LS290(个位) CP1 CP0
R0(1) R0(2) S9(1) S9(2)
五、实验注意事项
图 11-4
1、集成块功能端有效的状态。
2、实现其他进制计数器的时候注意中断状态和反馈线的处理
74LS290 CP1 CP0
R0(1) R0(2) S9(1) S9(2)
Q3 Q2 Q1 Q0
74LS290 CP1 CP0
R0(1) R0(2) S9(1) S9(2)
& &
4、利用 74LS90 构成一个二十四进制的计数器,并用数码显示管显示。 参考图 11-4 接电路,并画出状态转换图。
&
实验 计数器逻辑功能测试及应用(二)
一、实验目的
1、熟悉中规模集成电路计数器 74LS90 的逻辑功能,使用方法及应用。 2、掌握构成任意进制计数器的方法。
3、初步掌握分析及排除数字电路故障的一般方法。 二、实验设备及器件
1、数字逻辑电路实验箱 2、74LS90 同步加法二进制计数器 1 片, 3、74LS08 二输入四与门 1 片。
0
1
2
3
4
5
6
7
8
9
10
Q0
11
CP0 74LS290
R0(1) R0(2) S9(1) S9(2)
2、74LS90 芯片构成十进制计数器
参考图 11-2 接电路,并画出状态转换图。 (a)
Q3 Q2 Q1 Q0 CP0 74LS290 CP1
R0(1) R0(2) S9(1) S9(2)
十进制数
Q3 Q2 Q1 CP1 74LS290
到来。触发器翻转,Q=0。使清零脉冲宽度与 CP 低电平宽度相等。电路有足够的时间清零。
用反馈复位法可以方便地得到 N 进制计数器。
(a)
(b) 图 11-6
R0(1) R0(2) S9(1) S9(2) (b)
Q3 Q2 Q1 Q0 CP0 74LS290 CP1
R0(1) R0(2) S9(1) S9(2)
图
(c)
11-2
(d)
3、用清零法和置数法分别将 74LS90 构成一个七进制计数器。
参考图 11-3 接电路,并画出状态转换图。
Q3 Q2 Q1 Q0
三、实验原理
1、集成计数器 74LS90 集成计数器 74LS90 是二-五-十进制计数器,其管脚排列如图 11-1,功能表如表 11-1。
CP0 NC Q0 Q3 GND Q1 Q2
Q0 Q3 Q1 Q2
14 13 12 11 10 9 8
CP0
74LS90
1234567
CP1
74LS90
CP1 R0A R0B NC VCC S0A S0B (a) 引脚排列图
六、实验结论
用复位法构成的 N 进制计数器,方法简便,但可靠性差。例如构成九进制计数器,如图
11-6(a)“1001”状态出现时间短暂,因而清零脉冲也很窄,加之计数器内部的各触发器性能
差异。极易造成循环不正常。为了克服这一弊端,可采用改进电路,如图 11-6(b),图中
Q3 Q0 0 作为 RS 触发器中 G1 的触发信号。使 Q=1 并保持,直至下一个 CP 计数脉冲高电平